中頻數(shù)字收發(fā)信機的研究與系統(tǒng)實現(xiàn).pdf

1、目前，隨著技術(shù)的高速發(fā)展，越來越多的無線電收發(fā)信機功能適合采用數(shù)字技術(shù)設(shè)計和實現(xiàn)。因為數(shù)字技術(shù)相比較模擬技術(shù)具有很大的優(yōu)越性，主要表現(xiàn)在處理精度高，靈活性好，設(shè)備體積小，功耗低，抗干擾能力強等方面。理想軟件無線電要求A/D和D/A盡量向射頻靠攏，而將盡可能多的無線電功能用軟件加以實現(xiàn)。目前，受芯片制造技術(shù)的制約，軟件無線電收發(fā)信機的功能還適合在中頻上加以實現(xiàn)。研究的重點一方面是針對多種體制信號進行全數(shù)字化調(diào)制解調(diào)高效結(jié)構(gòu)以及實現(xiàn)算法的研

2、究，另一個方面就是采用高速A/D、D/A轉(zhuǎn)換器以及高性能，大規(guī)?？删幊唐骷M行樣機的工程研制。這些工作對于將來實現(xiàn)理想軟件無線電的功能無疑具有重要的理論和實踐意義。 本文是圍繞著中頻數(shù)字收發(fā)信機的設(shè)計這一主題展開的。首先是關(guān)于2Mbps碼率PCM/FM遙測數(shù)字接收機設(shè)計問題，主要包括三個研究點：1)提出了一種高效的數(shù)字FM解調(diào)算法；2)研究了PCM/FM信號的同步技術(shù)，包括載波同步和PCM碼同步兩方面，提出了一種載波頻偏抑制的新

3、方法：3)采用高速ADC，專用數(shù)字下變頻器件(DDC)和FPGA設(shè)計和實現(xiàn)了PCM/FM中頻數(shù)字化接收機，對其性能進行了實驗測試。針對經(jīng)典DDC方法難以實現(xiàn)寬帶信號的有效接收問題，本文的第二個研究內(nèi)容是關(guān)于四種高效的寬帶數(shù)字下變頻實現(xiàn)結(jié)構(gòu)，能夠解決其技術(shù)瓶頸。高速數(shù)傳收發(fā)信機的設(shè)計是跟蹤與數(shù)據(jù)中繼衛(wèi)星系統(tǒng)(TDRSS)的關(guān)鍵技術(shù)之一。本文的第三個研究內(nèi)容關(guān)于800Mbps速率8PSK高速數(shù)傳接收機的設(shè)計難題，主要研究點包括：1)提出了8

4、PSK高速數(shù)傳接收機的實現(xiàn)方案和頻域并行處理解調(diào)算法，進行計算機仿真驗證；2)采用超高速ADC和高性能FPGA設(shè)計和實現(xiàn)了8PSK高速數(shù)傳接收機，對樣機進行了測試。本文的第四個研究內(nèi)容關(guān)于中頻數(shù)字調(diào)制器設(shè)計和寬帶頻率合成技術(shù)，主要研究點包括三個方面：1)基于ICS564DAC卡實現(xiàn)了4通道多模式中頻數(shù)字調(diào)制器；2)提出了800Mbps速率8PSK高速數(shù)傳中頻調(diào)制器的實現(xiàn)方案，采用高性能FPGA和超高速DAC設(shè)計和實現(xiàn)了樣機，給出了實驗結(jié)

5、果：3)采用一種改進的DDS+PLL的頻率合成技術(shù)設(shè)計和實現(xiàn)了一種能夠同時覆蓋S、L和C波段的寬帶低相噪頻率合成器。 本文的主要創(chuàng)新之處： (1)在PCM/FM中頻數(shù)字化接收機的研究中，提出了一種高效的FM解調(diào)算法，它采用CORDIC(Coordinate Rotation Digital Computer)算法進行鑒相，再對鑒相結(jié)果進行一階差分鑒頻。該算法適合于在FPGA中以多級流水線結(jié)構(gòu)實現(xiàn)，具有運算量小，處理速度快

6、的優(yōu)點； (2)對PCM/FM中頻數(shù)字化接收機的同步技術(shù)進行了研究，包括載波和碼同步兩方面。提出了一種基于滑窗幅度檢波和抵消的載波頻偏抑制新方法。該算法具有運算量小，對頻偏變化適應能力強的優(yōu)點； (3)采用中頻采樣ADC，專用DDC器件和FPGA實現(xiàn)了PCM/FM中頻數(shù)字化接收機，實驗結(jié)果表明樣機達到了較好的技術(shù)指標； (4)研究了四種高效的寬帶DDC實現(xiàn)結(jié)構(gòu)：混頻器后置結(jié)構(gòu)、最小公倍數(shù)結(jié)構(gòu)、一次變頻結(jié)構(gòu)和二次變

7、頻結(jié)構(gòu)，能夠有效地降低濾波和混頻的乘法速度。 (5)針對800Mbps速率8PSK高速數(shù)傳接收機的設(shè)計難題，提出了其實現(xiàn)方案以及頻域并行處理的信號解調(diào)算法，計算機仿真結(jié)果證明了其可行性； (6)采用超高速ADC和高性能FPGA完成8PSK高速數(shù)傳接收機設(shè)計，實驗結(jié)果表明樣機能夠正確地解調(diào)8PSK信號； (7)提出了800Mbps速率8PSK高速數(shù)傳中頻調(diào)制器的實現(xiàn)方案，采用高性能FPGA和超高速DAC完成了樣機設(shè)