中頻數(shù)字收發(fā)信機(jī)的研究與系統(tǒng)實(shí)現(xiàn).pdf

1、目前，隨著技術(shù)的高速發(fā)展，越來越多的無線電收發(fā)信機(jī)功能適合采用數(shù)字技術(shù)設(shè)計(jì)和實(shí)現(xiàn)。因?yàn)閿?shù)字技術(shù)相比較模擬技術(shù)具有很大的優(yōu)越性，主要表現(xiàn)在處理精度高，靈活性好，設(shè)備體積小，功耗低，抗干擾能力強(qiáng)等方面。理想軟件無線電要求A/D和D/A盡量向射頻靠攏，而將盡可能多的無線電功能用軟件加以實(shí)現(xiàn)。目前，受芯片制造技術(shù)的制約，軟件無線電收發(fā)信機(jī)的功能還適合在中頻上加以實(shí)現(xiàn)。研究的重點(diǎn)一方面是針對(duì)多種體制信號(hào)進(jìn)行全數(shù)字化調(diào)制解調(diào)高效結(jié)構(gòu)以及實(shí)現(xiàn)算法的研

2、究，另一個(gè)方面就是采用高速A/D、D/A轉(zhuǎn)換器以及高性能，大規(guī)?？删幊唐骷M(jìn)行樣機(jī)的工程研制。這些工作對(duì)于將來實(shí)現(xiàn)理想軟件無線電的功能無疑具有重要的理論和實(shí)踐意義。 本文是圍繞著中頻數(shù)字收發(fā)信機(jī)的設(shè)計(jì)這一主題展開的。首先是關(guān)于2Mbps碼率PCM/FM遙測(cè)數(shù)字接收機(jī)設(shè)計(jì)問題，主要包括三個(gè)研究點(diǎn)：1)提出了一種高效的數(shù)字FM解調(diào)算法；2)研究了PCM/FM信號(hào)的同步技術(shù)，包括載波同步和PCM碼同步兩方面，提出了一種載波頻偏抑制的新

3、方法：3)采用高速ADC，專用數(shù)字下變頻器件(DDC)和FPGA設(shè)計(jì)和實(shí)現(xiàn)了PCM/FM中頻數(shù)字化接收機(jī)，對(duì)其性能進(jìn)行了實(shí)驗(yàn)測(cè)試。針對(duì)經(jīng)典DDC方法難以實(shí)現(xiàn)寬帶信號(hào)的有效接收問題，本文的第二個(gè)研究內(nèi)容是關(guān)于四種高效的寬帶數(shù)字下變頻實(shí)現(xiàn)結(jié)構(gòu)，能夠解決其技術(shù)瓶頸。高速數(shù)傳收發(fā)信機(jī)的設(shè)計(jì)是跟蹤與數(shù)據(jù)中繼衛(wèi)星系統(tǒng)(TDRSS)的關(guān)鍵技術(shù)之一。本文的第三個(gè)研究內(nèi)容關(guān)于800Mbps速率8PSK高速數(shù)傳接收機(jī)的設(shè)計(jì)難題，主要研究點(diǎn)包括：1)提出了8

4、PSK高速數(shù)傳接收機(jī)的實(shí)現(xiàn)方案和頻域并行處理解調(diào)算法，進(jìn)行計(jì)算機(jī)仿真驗(yàn)證；2)采用超高速ADC和高性能FPGA設(shè)計(jì)和實(shí)現(xiàn)了8PSK高速數(shù)傳接收機(jī)，對(duì)樣機(jī)進(jìn)行了測(cè)試。本文的第四個(gè)研究內(nèi)容關(guān)于中頻數(shù)字調(diào)制器設(shè)計(jì)和寬帶頻率合成技術(shù)，主要研究點(diǎn)包括三個(gè)方面：1)基于ICS564DAC卡實(shí)現(xiàn)了4通道多模式中頻數(shù)字調(diào)制器；2)提出了800Mbps速率8PSK高速數(shù)傳中頻調(diào)制器的實(shí)現(xiàn)方案，采用高性能FPGA和超高速DAC設(shè)計(jì)和實(shí)現(xiàn)了樣機(jī)，給出了實(shí)驗(yàn)結(jié)

5、果：3)采用一種改進(jìn)的DDS+PLL的頻率合成技術(shù)設(shè)計(jì)和實(shí)現(xiàn)了一種能夠同時(shí)覆蓋S、L和C波段的寬帶低相噪頻率合成器。 本文的主要?jiǎng)?chuàng)新之處： (1)在PCM/FM中頻數(shù)字化接收機(jī)的研究中，提出了一種高效的FM解調(diào)算法，它采用CORDIC(Coordinate Rotation Digital Computer)算法進(jìn)行鑒相，再對(duì)鑒相結(jié)果進(jìn)行一階差分鑒頻。該算法適合于在FPGA中以多級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)，具有運(yùn)算量小，處理速度快

6、的優(yōu)點(diǎn)； (2)對(duì)PCM/FM中頻數(shù)字化接收機(jī)的同步技術(shù)進(jìn)行了研究，包括載波和碼同步兩方面。提出了一種基于滑窗幅度檢波和抵消的載波頻偏抑制新方法。該算法具有運(yùn)算量小，對(duì)頻偏變化適應(yīng)能力強(qiáng)的優(yōu)點(diǎn)； (3)采用中頻采樣ADC，專用DDC器件和FPGA實(shí)現(xiàn)了PCM/FM中頻數(shù)字化接收機(jī)，實(shí)驗(yàn)結(jié)果表明樣機(jī)達(dá)到了較好的技術(shù)指標(biāo)； (4)研究了四種高效的寬帶DDC實(shí)現(xiàn)結(jié)構(gòu)：混頻器后置結(jié)構(gòu)、最小公倍數(shù)結(jié)構(gòu)、一次變頻結(jié)構(gòu)和二次變

7、頻結(jié)構(gòu)，能夠有效地降低濾波和混頻的乘法速度。 (5)針對(duì)800Mbps速率8PSK高速數(shù)傳接收機(jī)的設(shè)計(jì)難題，提出了其實(shí)現(xiàn)方案以及頻域并行處理的信號(hào)解調(diào)算法，計(jì)算機(jī)仿真結(jié)果證明了其可行性； (6)采用超高速ADC和高性能FPGA完成8PSK高速數(shù)傳接收機(jī)設(shè)計(jì)，實(shí)驗(yàn)結(jié)果表明樣機(jī)能夠正確地解調(diào)8PSK信號(hào)； (7)提出了800Mbps速率8PSK高速數(shù)傳中頻調(diào)制器的實(shí)現(xiàn)方案，采用高性能FPGA和超高速DAC完成了樣機(jī)設(shè)