面向嵌入式系統(tǒng)的自調(diào)數(shù)據(jù)預(yù)取.pdf

1、針對(duì)計(jì)算機(jī)系統(tǒng)中存在的存儲(chǔ)墻問題，現(xiàn)代處理器采用預(yù)取技術(shù)，利用應(yīng)用程序中存在的規(guī)律性地址訪問模式，來對(duì)存儲(chǔ)訪問行為進(jìn)行預(yù)測(cè)，以減少高速緩存缺失次數(shù)。然而目前工業(yè)和學(xué)術(shù)界的各種預(yù)取技術(shù)存在以下問題:
　　1）應(yīng)用程序中存在大量的鏈表指針模式，而主流商業(yè)處理器上的預(yù)取引擎只針對(duì)線性地址模式進(jìn)行預(yù)測(cè);
　　2）現(xiàn)有的指針預(yù)取方法對(duì)返回值進(jìn)行類地址判斷，其預(yù)取準(zhǔn)確率較低，通常在10％以下;
　　3）在多核處理器上數(shù)據(jù)預(yù)取引擎會(huì)

2、加劇對(duì)共享資源的沖突，進(jìn)而導(dǎo)致系統(tǒng)總體性能降低。
　　本文開發(fā)了一款兼容MIPS32指令集的周期級(jí)軟件模擬器，來對(duì)嵌入式單核/多核處理器的功能、時(shí)序和成本三方面進(jìn)行建模。在該平臺(tái)上針對(duì)上述現(xiàn)有預(yù)取技術(shù)中存在的問題探索解決方案。根據(jù)對(duì)應(yīng)用特性的分析和優(yōu)化空間探索，提出了用于嵌入式單核處理器的多模式自調(diào)數(shù)據(jù)預(yù)取方案。該解決方案根據(jù)硬件統(tǒng)計(jì)的運(yùn)行時(shí)信息，通過特殊預(yù)取指令對(duì)兩種預(yù)取模式的激進(jìn)度進(jìn)行自適應(yīng)調(diào)節(jié)，通過鏈?zhǔn)胶途€性模式判斷提高了預(yù)

3、取的準(zhǔn)確率。在單核軟件模擬器上執(zhí)行EEMBC、SPEC CPU2006和OLDEN評(píng)測(cè)程序，結(jié)果表明，多模式預(yù)取引擎的準(zhǔn)確率分別平均為36％，40％和56％，而內(nèi)容指導(dǎo)（Content direct prefetching，CDP）的指針預(yù)取準(zhǔn)確率分別為8％，9％和24％，相對(duì)流預(yù)取、CDP指針預(yù)取和GHB預(yù)取性能分別提升7％、6％和9％。
　　本文針對(duì)多核多線程的應(yīng)用環(huán)境，提出一種線程分類的預(yù)取機(jī)制，來降低數(shù)據(jù)預(yù)取導(dǎo)致的存儲(chǔ)系統(tǒng)

4、資源競(jìng)爭(zhēng)。提出的多核數(shù)據(jù)預(yù)取機(jī)制包括:
　　(1)采用過濾方式通知硬件單元，丟棄預(yù)取請(qǐng)求會(huì)導(dǎo)致線程間數(shù)據(jù)無效化的預(yù)取。
　　(2)根據(jù)運(yùn)行時(shí)信息對(duì)線程進(jìn)行分類，調(diào)整各線程數(shù)據(jù)預(yù)取引擎的開關(guān)狀態(tài)和激進(jìn)程度，從而降低了線程間的資源沖突。
　　在16核系統(tǒng)進(jìn)行建模，采用PARSEC、SPLASH-2和科學(xué)計(jì)算程序進(jìn)行評(píng)估，結(jié)果表明:相比于基準(zhǔn)預(yù)取引擎，采用過濾機(jī)制和線程分類調(diào)整預(yù)取策略，系統(tǒng)性能分別可以提升2％和6％。相比將