AVS中運(yùn)動(dòng)補(bǔ)償?shù)腣LSI硬件體系結(jié)構(gòu)設(shè)計(jì)與優(yōu)化.pdf

1、實(shí)現(xiàn)視頻圖像壓縮和解壓縮的超大規(guī)模集成電路(VLSI)芯片設(shè)計(jì)已經(jīng)成為多媒體核心技術(shù)之一。本文研究了AVS標(biāo)準(zhǔn)專家組制定的AVS標(biāo)準(zhǔn)，針對(duì)所采用的壓縮原理，提出了支持AVS標(biāo)準(zhǔn)的視頻解碼器結(jié)構(gòu)，提出一種可行的硬件電路實(shí)現(xiàn)方法，獨(dú)立完成了解碼芯片中運(yùn)動(dòng)補(bǔ)償模塊的設(shè)計(jì)。 該功能單元完成的功能是在幀間預(yù)測(cè)模式下，進(jìn)行運(yùn)動(dòng)矢量預(yù)測(cè)，根據(jù)得到的運(yùn)動(dòng)矢量和參考圖像索引，計(jì)算為了得到亞像素樣本塊所需的整數(shù)樣本參考?jí)K的坐標(biāo)和尺寸以及物理存儲(chǔ)地址

2、，并從片內(nèi)SDRAM中獲取后來進(jìn)行相應(yīng)的1/4像素精度的插值與加權(quán)計(jì)算。 該模塊實(shí)現(xiàn)了幀間運(yùn)動(dòng)預(yù)測(cè)中運(yùn)動(dòng)補(bǔ)償算法。由于該模塊不僅算法復(fù)雜而且需要頻繁訪問內(nèi)存并且讀取的數(shù)據(jù)量非常龐大，所以對(duì)整個(gè)芯片的速度影響非常大，因此在設(shè)計(jì)中最大限度的節(jié)省了訪問SDRAM的次數(shù)與時(shí)鐘周期，以保證整個(gè)芯片能夠做到實(shí)時(shí)的高清解碼。 本論文首先根據(jù)與模塊相關(guān)的視頻壓縮原理以及系統(tǒng)整體設(shè)計(jì)要求，對(duì)AVS標(biāo)準(zhǔn)及運(yùn)動(dòng)補(bǔ)償算法進(jìn)行了分析和研究，在此基

3、礎(chǔ)上提出了一種可行并且高效的硬件電路實(shí)現(xiàn)結(jié)構(gòu)。本論文首先建立了正確的C model并進(jìn)行了軟件仿真調(diào)試，在功能正確的基礎(chǔ)上在硬件設(shè)計(jì)部分所做的工作主要包括：與其它相關(guān)模塊協(xié)調(diào)并確定可行的輸入輸出接口，分析模塊的邏輯功能和性能指標(biāo)，初步設(shè)計(jì)內(nèi)部子模塊劃分和頂層控制狀態(tài)機(jī)，做出模塊的規(guī)范說明文檔，編寫各個(gè)子模塊的RTL代碼，編寫模塊頂層testbench仿真文件，進(jìn)行模塊內(nèi)部的RTL仿真，參與芯片整體的RTL仿真與調(diào)試，基于FPGA的驗(yàn)證，