基于FPGA的數(shù)字接收機同步技術(shù)研究與實現(xiàn).pdf

1、數(shù)字技術(shù)隨著科學技術(shù)的快速發(fā)展,已經(jīng)得到了非常廣泛的運用。FPGA作為一種新穎的數(shù)字器件,越來越得到人們的青睞。在數(shù)字接收機中最重要的處理部分就是數(shù)字信號處理。而同步技術(shù)又是數(shù)字信號處理部分最核心的地方。所以,為了更深入的研究同步問題,本次論文的主要研究課題方向確定為基于FPGA的數(shù)字接收機同步技術(shù)的研究與實現(xiàn)。
　　本論文首先根據(jù)軟件無線電中的數(shù)字信號處理的相關(guān)理論基礎(chǔ),在第二章中對數(shù)字信號處理中涉及到的信息采樣理論、多速率信號

2、處理、高效濾波器以及DDS進行了深入研究與設(shè)計,對濾波器的各種參數(shù)和性能做了詳盡的分析,包括CIC濾波器、半帶濾波器以及FIR濾波器,其中對同步理論也進行了簡明的闡述。緊接著在三、四和五章節(jié)中對數(shù)字下變頻技術(shù)和同步技術(shù)進行了重點研究。數(shù)字下變頻技術(shù)研究中給出了具體的抽取方案以及各個濾波器的設(shè)計。同步技術(shù)主要研究了載波同步和定時同步,其中,載波同步采用的是科斯塔斯環(huán)來實現(xiàn);定時同步采用早遲積分同步環(huán)和Gardner符號定時同步算法分別來實

3、現(xiàn)。針對于以上三種不同算法,首先認真研究了各個算法的理論知識,深刻理解各個算法的內(nèi)涵,同時分析了硬件實現(xiàn)過程。隨后,在理論分析的基礎(chǔ)上,采用MATLAB對三種算法分別進行了理論驗證分析,得出了原理框圖和大量的有效數(shù)據(jù),為FPGA的實現(xiàn)提供了理論依據(jù)。
　　本論文在上述依據(jù)的基礎(chǔ)上分別提出了同步環(huán)的 FPG A實現(xiàn)方案。并在 Altera公司提供的Quartus II9.0集成開發(fā)環(huán)境下,采用verilogHDL語言編程實現(xiàn),并采用