語(yǔ)音識(shí)別系統(tǒng)的設(shè)計(jì)、FPGA驗(yàn)證及其物理實(shí)現(xiàn).pdf

1、語(yǔ)音識(shí)別在非接觸式控制系統(tǒng)中有著廣泛應(yīng)用。傳統(tǒng)的基于PC機(jī)的語(yǔ)音識(shí)別系統(tǒng)由于其體積大,耗電性大,成本高等缺點(diǎn),應(yīng)用得到限制。為了彌補(bǔ)這些缺點(diǎn),本文完成了一款特定人孤立詞語(yǔ)音識(shí)別專用芯片的設(shè)計(jì)。主要工作包括以下幾個(gè)方面：首先,對(duì)語(yǔ)音識(shí)別算法進(jìn)行研究,在保證識(shí)別率的基礎(chǔ)上對(duì)語(yǔ)音識(shí)別算法進(jìn)行優(yōu)化,使得該系統(tǒng)更易進(jìn)行硬件實(shí)現(xiàn)。在此基礎(chǔ)上,對(duì)該語(yǔ)音識(shí)別系統(tǒng)進(jìn)行硬件模塊劃分和接口定義,編寫部分模塊的RTL代碼,并對(duì)整體代碼進(jìn)行系統(tǒng)整合和仿真調(diào)試,完

2、成了語(yǔ)音識(shí)別系統(tǒng)的RTL設(shè)計(jì)。最終得到的語(yǔ)音識(shí)別系統(tǒng)與其軟件系統(tǒng)仿真結(jié)果完全一致。其次,從功耗、硬件和可實(shí)現(xiàn)性上對(duì)該代碼進(jìn)行優(yōu)化。優(yōu)化后的代碼在面積和功耗上都有不同程度的減小。同時(shí)搭建了語(yǔ)音識(shí)別系統(tǒng)的FPGA驗(yàn)證平臺(tái),對(duì)所設(shè)計(jì)系統(tǒng)進(jìn)行多人大詞匯量的實(shí)際語(yǔ)音驗(yàn)證。驗(yàn)證結(jié)果顯示：當(dāng)存儲(chǔ)5個(gè)參考語(yǔ)音時(shí),本文語(yǔ)音識(shí)別系統(tǒng)的平均識(shí)別率為91％。然后使用華虹NEC 0.35μm EEPROM工藝對(duì)該語(yǔ)音識(shí)別系統(tǒng)進(jìn)行綜合,通過(guò)多次迭代,找到一個(gè)時(shí)序、

3、面積和功耗上的平衡點(diǎn),將其轉(zhuǎn)化成一個(gè)后端實(shí)現(xiàn)可接受的、與具體工藝相關(guān)的門級(jí)網(wǎng)表,然后對(duì)該門級(jí)網(wǎng)表進(jìn)行布局規(guī)劃、自動(dòng)標(biāo)準(zhǔn)單元布局、時(shí)鐘樹綜合、布線和可制造性優(yōu)化,完成特定人孤立詞語(yǔ)音識(shí)別專用芯片的后端設(shè)計(jì)。最后,對(duì)得到的后端設(shè)計(jì)結(jié)果進(jìn)行形式驗(yàn)證、寄生參數(shù)提取、靜態(tài)時(shí)序分析和動(dòng)態(tài)仿真,以及DRC和LVS驗(yàn)證,從而保證所設(shè)計(jì)的語(yǔ)音識(shí)別芯片沒(méi)有功能、時(shí)序、DRV、以及DRC和LVS違例。本文最終設(shè)計(jì)得到的特定人孤立詞語(yǔ)音識(shí)別系統(tǒng)芯片的識(shí)別率為9