基于FPGA并行遺傳算法的硬件實現(xiàn)技術(shù)研究.pdf_第1頁
已閱讀1頁,還剩131頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、至今,國內(nèi)外對遺傳算法的算法實現(xiàn)的研究仍然主要是通過軟件實現(xiàn)的。而軟件語言的執(zhí)行方式是串行的,這無疑與遺傳算法天然的并行性相違背,極大地限制了遺傳算法執(zhí)行的實時性。從而局限了遺傳算法應用的廣泛性。為此,本課題提出了一種基于FPGA的并行化遺傳算法(PGAs)的硬件實現(xiàn)系統(tǒng),在遺傳過程中通過地址用其中的最優(yōu)個體及其適應度代替最差的個體及其適應度,從硬件實現(xiàn)的角度提高遺傳算法的收斂速度。 本文首先分析了遺傳算法的基本原理及方法,并介

2、紹了FPGA與HDL的特點及其開發(fā)過程。然后依據(jù)FPGA與HDL的特點和遺傳算法的功能要求,按照自頂向下的設(shè)計思想進行模塊劃分,并對各個模塊的功能進行了詳細地解析。最后采用VHDL編寫代碼實現(xiàn)各個模塊的功能,在Quartusll8.0開發(fā)集成環(huán)境中對各個模塊一一進行了分析與語法檢查、功能仿真、綜合、布局布線、時序仿真、并下載到Cyclone系列的目標芯片EPIC12Q240C8上完成了整個設(shè)計的驗證。結(jié)果表明: 1.本設(shè)計采用遺

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論