基于MPEG-4的視頻編碼器ASIC實現(xiàn)技術(shù)研究.pdf

1、目前，國際上的視頻壓縮標準很多，其中應用最廣泛，性能較好，最適合移動通信領(lǐng)域的是 MPEG-4 標準。及時跟蹤和洞悉 MPEG-4 的發(fā)展動態(tài)，掌握其核心技術(shù)，并在某些關(guān)鍵方向上實現(xiàn)有所創(chuàng)新的實際應用和發(fā)展，是一項很有意義的工作。 本文以 MPEG-4 視頻編碼標準，ASIC 設計方法學，芯片驗證理論為基礎(chǔ)，對基于 MPEG-4 的視頻編碼器芯片的 ASIC 設計、驗證等實現(xiàn)技術(shù)進行了深入的研究。主要的貢獻和成果有： 1

2、．提出了一個完整的 MPEG-4 編碼芯片的可行性解決方案，并完成了對編碼芯片的 SoC 系統(tǒng)設計，詳細探討了 MPEG-4 編碼器的設計策略和設計方法。 2．論文提出了適合硬件實現(xiàn)的分步準全搜索算法，實現(xiàn)了基于YANG結(jié)構(gòu)的電路改進，在達到 PE 處理單元 100％利用率的前提下，采用本設計實現(xiàn)的電路占用的硬件資源僅為 YANG 結(jié)構(gòu)設計的60％。 3．通過修改余弦因子，提出了基于 CHSM 實現(xiàn) 1D-DCT 電路的

3、低功耗結(jié)構(gòu)，在圖像質(zhì)量稍有下降的情況下，對功耗有接近 30mW 的改善。通過增加少量的控制電路實現(xiàn)了可配置的基于 CHSM 的 1D-DCT 電路結(jié)構(gòu)，實現(xiàn)了用戶可配置的低功耗 DCT 的優(yōu)化設計。 本設計通過對 MPEG-4 視頻編碼器 ASIC 實現(xiàn)技術(shù)的深入研究，有效的完成了對 MPEG-4 編碼器的設計，綜合與驗證，結(jié)果表明本設計的編碼電路達到 MPEG-4 SP@L3 級別編碼要求，為 MPEG-4 編碼器 IP 核商