基于雙PowerPC 7447A處理器的嵌入式系統(tǒng)硬件設(shè)計(jì).pdf

1、目前雷達(dá)對(duì)其數(shù)據(jù)和信號(hào)處理能力需求的不斷攀升，傳統(tǒng)的雷達(dá)數(shù)字處理系統(tǒng)己遠(yuǎn)遠(yuǎn)滿足不了實(shí)時(shí)高速大吞吐量的處理需求，而且傳統(tǒng)的數(shù)字處理系統(tǒng)的設(shè)計(jì)專用性強(qiáng)，不同的處理任務(wù)需使用不同的處理模塊，這樣使得各個(gè)處理模塊之間互不兼容，系統(tǒng)的通用性和擴(kuò)展性較差，因此設(shè)計(jì)并實(shí)現(xiàn)通用并行處理系統(tǒng)己經(jīng)成為高速實(shí)時(shí)數(shù)字處理發(fā)展的必然趨勢(shì)，而基于標(biāo)準(zhǔn)總線的多處理器的通用處理模塊設(shè)計(jì)也已成為該領(lǐng)域的研究熱點(diǎn)。本文對(duì)雙PowerPC 7447A高性能處理器的通用嵌入式

2、硬件模塊的設(shè)計(jì)進(jìn)行了研究。主要包括以下兩個(gè)方面： ㈠通過需求和可行性分析，提出了通用數(shù)字處理模塊的硬件設(shè)計(jì)方案，本方案以PowerPC 7447A處理器為核心處理器，采用非對(duì)稱多重處理、高速互連和通用接口擴(kuò)展技術(shù)來設(shè)計(jì)雙處理節(jié)點(diǎn)。 ㈡完成了通用數(shù)字處理模塊的詳細(xì)電路原理設(shè)計(jì)，包括時(shí)鐘網(wǎng)絡(luò)、CPU、北橋、以太網(wǎng)、存儲(chǔ)器、邏輯和總線等。本設(shè)計(jì)中處理器周邊設(shè)備由接口豐富的北橋芯片組來控制，本地采用PCI-X總線連接2個(gè)處理節(jié)點(diǎn)