低功耗嵌入式處理器設計研究.pdf

1、在近些年里，計算機處理器設計的發(fā)展是非常迅速的。其中一個明顯的特征就是，隨著工藝水平的提高，處理器的規(guī)模越來越大，性能越來越高，但同時功耗也明顯增加，特別是隨著移動設備的廣泛應用，處理器的功耗問題已經成為了制約新一代處理器發(fā)展的最嚴重問題，因此處理器的低功耗設計在最近幾年里得到了學術界和工業(yè)界的關注。　　本文針對處理器的微結構設計，深入地研究了嵌入式處理器的低功耗設計方法，在處理器不同層面功耗評估方法上，在微結構級功耗指導下的結構設計上

2、，在有效降低處理器關鍵部件的動態(tài)功耗上，在深亞微米下降低組合電路和時序電路的靜態(tài)功耗上，以及在并行多核嵌入式處理器結構設計上都做了扎實的研究，并提出了一系列創(chuàng)新方法。本文的主要貢獻如下： 1.為了便于開展各個層面的功耗研究工作，本文從理論和實驗兩方面對比分析了處理器設計的不同層面上功耗評估的方法： 2.針對嵌入式處理器結構，從功耗和性能兩方面研究了轉移預測機制，并提出了嵌入式處理器轉移預測器的優(yōu)選方案，也為考慮功耗因素后

3、的嵌入式處理器結構設計提供了研究范例； 3.為處理器的一個關鍵部件－－TLB部件，提出了一套低功耗、低面積的設計方案。經過深入的量化分析，在保證性能和延遲基本不受影響的情況下，有效降低了設計的功耗和面積，效果非常明顯； 4.隨著芯片制造工藝的提高，電路的漏電功耗問題越來越嚴重，本文深入研究了降低漏電功耗的輸入向量控制技術，建立了漏電功耗模擬器，提出了加速實現(xiàn)輸入向量控制技術的方法，并創(chuàng)造性地提出了迭代使用IVC的思想，并

4、通過實驗證明了所提方法的有效性。 5.通過深入分析，發(fā)現(xiàn)FgC方法利用的級聯(lián)效應，在時序器件中也同樣存在，因為觸發(fā)器等時序器件也可以看作是由一系列門器件搭建而成的，所以本文創(chuàng)造性地把輸入向量控制思想應用到了時序邏輯上，實驗表明，這種方法對降低漏電功耗的效果也是十分顯著的。 6.通過對嵌入式領域的應用進行深入研究，對真實龍芯1號處理器的設計進行全面修改，構建了具有Harvard結構的可配置多核嵌入式龍芯處理器。并為這種特殊

5、的結構實現(xiàn)了特別的同步方式、加速部件接口和定制的指令。 7.將具有Harvard結構的可配置多核嵌入式龍芯處理器應用到了高清視頻解碼應用中，將我國自主知識產權的代表著下一代編解碼標準的AVS在多核龍芯處理器上實現(xiàn)。在實現(xiàn)的過程中，建立了高清數(shù)字解碼實驗環(huán)境，以雙核龍芯為例，探討了流級、幀級和條帶級并行，并提出了特殊的SRAM組織方式，并通過真實碼流的實驗證明了設計具有易擴展、低功耗和高性能等優(yōu)點。 本文所提出的設計思想和