基于高速PCI-FPGA平臺(tái)的應(yīng)用研究.pdf

1、信號(hào)處理的快速算法及其實(shí)現(xiàn)一直是信號(hào)處理技術(shù)的重要研究方向之一。DSP芯片一直是算法實(shí)現(xiàn)的主要處理器，然而隨著FPGA技術(shù)的迅速發(fā)展，以及DSP芯片面對(duì)高速實(shí)時(shí)運(yùn)算要求的力不從心，促使了算法開(kāi)始從軟實(shí)現(xiàn)轉(zhuǎn)化為硬實(shí)現(xiàn)以及在信號(hào)處理領(lǐng)域FPGA取代DSP芯片趨勢(shì)的發(fā)展。 為了實(shí)現(xiàn)對(duì)基于MD5的RADRJS協(xié)議的破解，我們?cè)O(shè)計(jì)實(shí)現(xiàn)了一款基于PCI+FPGA的高速平臺(tái)和相應(yīng)的PCI接口、DMA傳輸模式。通過(guò)對(duì)RADIiJS協(xié)議實(shí)時(shí)破解的

2、成功，充分驗(yàn)證了該P(yáng)CI+FPGA平臺(tái)在硬件實(shí)現(xiàn)數(shù)據(jù)處理算法方面的優(yōu)越性。 而在信號(hào)處理領(lǐng)域中，由于陣列信號(hào)處理的算法有著相比其他領(lǐng)域算法的并行性方面的優(yōu)點(diǎn)，使得該領(lǐng)域的算法硬件實(shí)現(xiàn)的可行性更加突出?；诖耍覀兺ㄟ^(guò)設(shè)計(jì)實(shí)現(xiàn)了實(shí)值MUSIC算法，進(jìn)一步驗(yàn)證了該平臺(tái)適合高速實(shí)現(xiàn)信號(hào)處理算法。 本文主要內(nèi)容為： 1.設(shè)計(jì)實(shí)現(xiàn)了具有兼容64/32位的PCI接口的高性能處理平臺(tái)。 2.將基于MD5的RADRJS協(xié)