基于FPGA和DSP的PCI-E高速密碼卡設(shè)計與實現(xiàn).pdf

1、隨著通信與計算機(jī)網(wǎng)絡(luò)技術(shù)的快速發(fā)展，網(wǎng)絡(luò)信息安全的問題也愈加突出。密碼技術(shù)是實現(xiàn)網(wǎng)絡(luò)信息安全的核心技術(shù)，是保護(hù)數(shù)據(jù)的重要工具，當(dāng)前信息安全的主流技術(shù)和理論都是基于現(xiàn)代密碼學(xué)的，因此密碼學(xué)在網(wǎng)絡(luò)信息安全中具有舉足輕重的作用。
　　 本課題的主要目的是設(shè)計一款基于PCI-Express(PCI-E)總線，以現(xiàn)場可編程門陣列(FPGA)和數(shù)字信號處理器(DSP)為系統(tǒng)的控制核心、具有多種密碼算法功能的計算機(jī)外圍設(shè)備--密碼卡，體系結(jié)構(gòu)

2、由總線接口、控制邏輯、算法模塊、數(shù)據(jù)傳輸和存儲等幾個主要部分構(gòu)成。該密碼卡可以提供數(shù)據(jù)加解密、數(shù)字簽名以及驗證簽名等安全服務(wù)，保證重要信息在網(wǎng)絡(luò)傳輸中的安全性。
　　 DSP和FPGA是密碼卡的核心控制單元，也是本論文設(shè)計的重點。在DSP方面，詳細(xì)介紹了DSP與各芯片的硬件接口設(shè)計，包括DSP與FPGA、Flash、電可擦除可編程只讀存儲器(EEPROM)、物理噪聲源的接口，給出了電路的具體連接，另外介紹了DSP的存儲空間結(jié)構(gòu)及

3、初始化過程。在FPGA方面，利用PCIE×4通道的硬核實現(xiàn)與PCI-E總線的通信，數(shù)據(jù)傳輸速度達(dá)到了16Gbit/s，有利于發(fā)揮出加密芯片的速度優(yōu)勢，采用PCI-E硬核使得密碼卡具有很大的靈活性，同時簡化了復(fù)雜度，降低了成本。為了增加系統(tǒng)的靈活性，在FPGA中設(shè)計了雙端口隨機(jī)存儲器(RAM)作為數(shù)據(jù)的緩存區(qū)，PCI-E總線和本地總線可以通過各自的接口對其獨立的訪問。為了提高數(shù)據(jù)傳輸?shù)乃俣?，在FPGA中設(shè)計了直接存儲器訪問(DMA)控制器

4、。
　　 本論文所有的算法都是通過硬件實現(xiàn)的，其中國密SM1算法和公鑰RSA算法采用了高速的專用集成電路(ASIC)芯片實現(xiàn)，而數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)、3重DES(3DES)和高級加密標(biāo)準(zhǔn)(AES)算法是利用FPGA的硬件資源設(shè)計實現(xiàn)的，因此算法的運算速度快。針對不同的算法，在FPGA中設(shè)計了對應(yīng)的有限狀態(tài)機(jī)(FSM)進(jìn)行控制，提高了系統(tǒng)的效率。另外采用了時鐘完全同步的方式進(jìn)行設(shè)計，有效克服了競爭與冒險，保證了密碼卡長期穩(wěn)定的運