某雷達(dá)信號(hào)處理專用芯片的設(shè)計(jì).pdf

1、目前，在大多數(shù)雷達(dá)接收機(jī)中都采用DSP或FPGA來(lái)完成高速數(shù)字信號(hào)處理。但是和ASIC相比，這兩種器件的成本太高，而且在處理速度和可靠性方面也有不小的差距。因此，為了降低成本和提高性能，有必要為雷達(dá)系統(tǒng)設(shè)計(jì)信號(hào)處理專用集成電路。 本文正是針對(duì)這種需求，設(shè)計(jì)了一款雷達(dá)信號(hào)處理專用芯片。主要內(nèi)容和創(chuàng)新點(diǎn)如下： 1．設(shè)計(jì)了雷達(dá)芯片中的協(xié)處理器，其中脈壓和濾波運(yùn)算采用流水線設(shè)計(jì)，求模運(yùn)算巧妙地利用IP核來(lái)完成，取對(duì)數(shù)運(yùn)算提出了查

2、表取值的構(gòu)想。此外，還設(shè)計(jì)了時(shí)鐘處理模塊和控制寄存器等電路。 2．用中芯國(guó)際0.18um CMOS工藝庫(kù)完成了雷達(dá)芯片前端代碼的邏輯綜合。在綜合中，充分運(yùn)用了各種性能優(yōu)化技巧。 3．完成了雷達(dá)芯片的時(shí)序驗(yàn)證工作，在時(shí)序驗(yàn)證中，根據(jù)雷達(dá)芯片的特點(diǎn)合理了利用靜態(tài)時(shí)序分析和動(dòng)態(tài)時(shí)序仿真兩種技術(shù)，提高了時(shí)序驗(yàn)證的效率和準(zhǔn)確度。同時(shí)，獲得了流片前的重要時(shí)序信息。 經(jīng)過(guò)一年多的時(shí)間，筆者和課題組其他成員一道完成了這款雷達(dá)芯片