JPEG2000算法的VLSI實(shí)現(xiàn)及系統(tǒng)集成.pdf

1、論文在詳細(xì)研究JPEG2000的核心編碼部分(Part-1)的基礎(chǔ)上，提出了一種低緩存、全集成的JPEG2000編解碼器的VLSI架構(gòu)。首先，采用MATLAB語(yǔ)言對(duì)JPEG2000的算法進(jìn)行了軟件實(shí)現(xiàn)，并對(duì)硬件設(shè)計(jì)進(jìn)行了Verilog實(shí)現(xiàn)。在離散小波變換的VLSI實(shí)現(xiàn)中，采用了行-列基的二維離散小波變換VLSI架構(gòu)，并提出了一種正反向小波變換均可復(fù)用的一維離散小波變換的VLSI架構(gòu)；在位平面編碼的硬件實(shí)現(xiàn)中，采用了一種特殊的中間緩存架構(gòu)

2、，數(shù)據(jù)和通道跳過(guò)的加速方法大大減少了緩存讀取和處理時(shí)間；在算術(shù)編解碼器的硬件實(shí)現(xiàn)中，提出了一種重整化和讀寫(xiě)I、Q表并行操作的流水線架構(gòu)；在打/解包模塊的硬件實(shí)現(xiàn)中，采用了量化作為碼率控制策略，實(shí)現(xiàn)了EBCOTTier-2編碼的硬件集成。最后，整個(gè)JPEG2000Codec硬件系統(tǒng)在Xilinx公司的VirtexE1000eFPGA上驗(yàn)證通過(guò)，并作為數(shù)碼相機(jī)專(zhuān)用芯片的一部分分別在TSMC0.25um和SMIC0.18umCMOS數(shù)字工藝進(jìn)