串行現(xiàn)場(chǎng)總線協(xié)議的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf

1、串行現(xiàn)場(chǎng)總線技術(shù)是數(shù)控系統(tǒng)的發(fā)展趨勢(shì)，國(guó)內(nèi)目前在這一領(lǐng)域缺乏自主知識(shí)產(chǎn)權(quán)的標(biāo)準(zhǔn)和協(xié)議，這使得要想提高國(guó)產(chǎn)數(shù)控系統(tǒng)的檔次必須要依賴(lài)于國(guó)外的標(biāo)準(zhǔn)和技術(shù)，這顯然是非常不利的。本項(xiàng)目就是針對(duì)串行現(xiàn)場(chǎng)總線這一國(guó)內(nèi)空白技術(shù)領(lǐng)域的探索。雖然在串行現(xiàn)場(chǎng)總線這一技術(shù)領(lǐng)域還缺乏經(jīng)驗(yàn)，但有益的嘗試還是可以增加我們?cè)谶@些方面的理解和積累。我們進(jìn)行的串行總線技術(shù)的開(kāi)發(fā)就是針對(duì)國(guó)產(chǎn)化的數(shù)控系統(tǒng)來(lái)進(jìn)行，目的是實(shí)現(xiàn)將現(xiàn)有的模擬信號(hào)的傳輸方式提升為數(shù)字信號(hào)的通信方式，使

2、得國(guó)產(chǎn)數(shù)控系統(tǒng)的開(kāi)放性和通用性大大提高。
　　本文討論的高速串行通信協(xié)議用于數(shù)控系統(tǒng)的底層設(shè)備（伺服驅(qū)動(dòng)器和IO模塊）與控制器之間的通信。在數(shù)控系統(tǒng)實(shí)際工作時(shí)，控制器要周期性的將控制數(shù)據(jù)傳送到各個(gè)底層設(shè)備，同時(shí)底層設(shè)備也要將底層的參數(shù)及時(shí)的反饋到控制器?？刂破魉⑿聰?shù)據(jù)周期一般要求在毫秒的級(jí)別，而且各個(gè)底層設(shè)備之間的同步誤差應(yīng)該在微秒的范圍內(nèi)。根據(jù)這種情況，本項(xiàng)目所開(kāi)發(fā)的串行通信協(xié)議就應(yīng)該具備高實(shí)時(shí)性、高可靠性以及同步誤差小的特點(diǎn)。

3、
　　本文介紹了一種串行總線的設(shè)計(jì)工作。要實(shí)現(xiàn)一個(gè)完整的串行總線的設(shè)計(jì)，首先需要制定出該總線的協(xié)議標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)既要滿(mǎn)足本系統(tǒng)的需求，同時(shí)也要能夠兼容本領(lǐng)域其他的系統(tǒng)，這樣的協(xié)議才能夠滿(mǎn)足實(shí)際的應(yīng)用；其次，在制定的協(xié)議的基礎(chǔ)上，要選用合適的平臺(tái)完成協(xié)議的實(shí)現(xiàn)，本項(xiàng)目是采用FPGA作為開(kāi)發(fā)平臺(tái)，整個(gè)總線協(xié)議的實(shí)現(xiàn)，除了應(yīng)用層外都是在FPGA中設(shè)計(jì)完成。在文章中詳細(xì)講述了協(xié)議的結(jié)構(gòu)和原理，并對(duì)協(xié)議在FPGA上面的實(shí)現(xiàn)模塊進(jìn)行了詳細(xì)的描述