多線索處理器關(guān)鍵技術(shù)的研究.pdf

1、多線索技術(shù)正在成為處理器設計領(lǐng)域的主流技術(shù)。傳統(tǒng)多線索技術(shù)具有隱藏指令延遲的功能，并行多線索技術(shù)在此基礎上，繼承了超標量處理器多取指、多發(fā)射、推測式執(zhí)行、亂序執(zhí)行等特點。與傳統(tǒng)處理器技術(shù)相較，多線索處理器技術(shù)能更充分地利用處理器資源，提高系統(tǒng)的性能。由于目前多線索處理器每周期執(zhí)行的平均指令數(shù)與處理器所能提供的發(fā)射和執(zhí)行帶寬相比仍有較大的差距，處理器資源的有效利用率仍有較大的提升空間，如何提高資源的有效利用率和系統(tǒng)性能是多線索技術(shù)設計亟待

2、解決的關(guān)鍵問題。隨著嵌入式處理器的廣泛應用及對性能要求的日益增長，將高性能、低硬件附加開銷的多線索結(jié)構(gòu)應用于嵌入式領(lǐng)域，解決其關(guān)鍵技術(shù)問題是很有潛力的研發(fā)方向，也是多線索結(jié)構(gòu)應用方面的關(guān)鍵問題。本文將從這些方面進行研究。
　　分支指令誤預測導致的額外指令開銷是影響處理器資源有效利用率的主要問題。在多線索處理器中線索調(diào)度方法與系統(tǒng)資源的利用方式有緊密聯(lián)系。傳統(tǒng)的線索調(diào)度算法僅偏重考慮系統(tǒng)資源的利用率或指令流的有效性而沒有兼顧二者。為

3、了達到保證系統(tǒng)高性能的同時減少無效指令的目的，本文提出了將分支指令預測、分支預測可信度評估和傳統(tǒng)高效取指方法相結(jié)合的調(diào)度策略，該策略能夠較大地降低流水線中無用指令的比率，能夠保持或提高處理器的性能，提高資源的有效利用率，節(jié)省功耗。
　　多線索技術(shù)通過線索切換隱藏指令延遲。線索切換策略對切換效率有重要影響。線索切換信息傳達的及時性對系統(tǒng)的性能有直接的影響；切換信息的表達和處理方式對線索切換策略使用是否靈活、實現(xiàn)是否簡單也有重要影響。

4、本文設計了一種支持顯式線索切換指令的線索切換機制。該策略通過取指緩沖和譯碼機制的改進，具有使用方便、無額外流水線周期、不加長流水線周期和附加硬件開銷小的特點。線索切換的實現(xiàn)需要轉(zhuǎn)移硬件上下文的控制權(quán)，雖然前述方法消除了線索切換的額外時間開銷，但是依然會有能量開銷；為了避免線索非必要的頻繁切換，本文提出了結(jié)合分支預測可信度評估的無縫顯式線索切換機制，在考慮性能指標的同時減少線索切換次數(shù)，節(jié)省能量開銷。
　　在更充分的開發(fā)可并行指令的

5、同時，多線索結(jié)構(gòu)加劇了線索對存儲資源的競爭，單一的存儲分配策略不能適應新情況的要求，單純增加存儲資源大小勢必降低資源利用率。本文提出了分布共享混合式的Cache動態(tài)分配策略，在多線索條件下提高Cache命中率，有效地利用Cache資源。
　　隨著嵌入式處理器應用領(lǐng)域的迅速擴展，更多復雜的程序在嵌入式處理器上執(zhí)行，高性能繼低功耗和小存儲尺寸之后成為嵌入式處理器設計的新目標。由于多線索處理器技術(shù)具有高性能和附加硬件開銷小的特點，本文將