DVB-T接收芯片的設(shè)計與開發(fā).pdf

1、本文主要針對現(xiàn)有的DVB-T地面?zhèn)鬏敇?biāo)準(zhǔn)提出相應(yīng)的改進(jìn)方案，設(shè)計并實現(xiàn)了一套基于FPGA的DVB-T數(shù)字接收端的系統(tǒng)解決方案。本文首先介紹了數(shù)字通信的相關(guān)原理，然后從算法上對DVB-T系統(tǒng)的移動接收和傳輸提出改進(jìn)意見，對于關(guān)鍵算法提出了幾種改進(jìn)方案并用硬件描述語言Verilog HDL實現(xiàn)了部分模塊和算法，最后對實現(xiàn)的DVB-T接收機(jī)進(jìn)行功能仿真，測試并綜合。在整個項目設(shè)計過程中主要進(jìn)行了如下工作：1、同時用查表法和迭代法設(shè)計了BCH(

2、67，53)碼，比較了兩種算法各自的優(yōu)勢與缺點。然后分別改進(jìn)了查表法和迭代法。使改進(jìn)后的查表法的表容量減少了97.2％，改進(jìn)后的迭代法的硬件結(jié)構(gòu)異常簡單，且運(yùn)算速度大大提高。最后對兩種算法分別進(jìn)行了邏輯綜合，并再次比較了兩種算法的優(yōu)劣。2、用迭代法設(shè)計了RS(204，188)碼譯碼器，采用的是一種串行無逆的BM迭代方法改進(jìn)了譯碼的算法，避免了有限域求逆，大大降低了硬件設(shè)計的復(fù)雜度。3、設(shè)計了數(shù)字下變頻器，分析并計算出中頻的采樣頻率。介紹

3、了兩種離散的三角函數(shù)的硬件實現(xiàn)方法，一種是實時計算的Cordic，另一種是查表法，并將查表法應(yīng)用于數(shù)字下變頻器中NCO的設(shè)計當(dāng)中。改進(jìn)了NCO的設(shè)計，使NCO中的三角函數(shù)表資源節(jié)省了75％。4、改進(jìn)了有限域求逆的算法，與常用的Fermat方法比較，節(jié)省87％左右的門資源。5、根據(jù)DVB-T的協(xié)議完成了比特交織，幀同步等模塊的RTL級描述。6、介紹了一種層次化的基于模塊重用的系統(tǒng)驗證模型，列舉了驗證語言。以RS模塊為例，介紹了單模塊仿真的