DVB-T Receiver IP核的實(shí)現(xiàn)與驗(yàn)證.pdf

1、目前,世界范圍內(nèi)的數(shù)字電視標(biāo)準(zhǔn)主要有歐洲開發(fā)的DVB-T標(biāo)準(zhǔn)、美國開發(fā)的ATSC標(biāo)準(zhǔn)、日本開發(fā)ISDB-T標(biāo)準(zhǔn)以及我國于2006年5月發(fā)布的DMB-T標(biāo)準(zhǔn)。數(shù)字電視廣播相對于模擬電視,具有許多獨(dú)特的優(yōu)點(diǎn),因此自其推出以來,發(fā)展非常迅速。最早由歐洲電信標(biāo)準(zhǔn)委員會ETSI(EuropeTelecommunicationStandardInstitue)提出的DVB-T數(shù)字地面電視廣播系統(tǒng)標(biāo)準(zhǔn)普遍為歐洲及歐洲以外的許多國家所采用,在業(yè)界影響很

2、廣。
　　 DVB-T接收機(jī)系統(tǒng)通常包括插值、同步、FFT、信道估計與糾正、星座解映射、內(nèi)解交織、Viterbi解碼、外解交織、RS解碼等主要部分,由于無線傳播信道的復(fù)雜性以及對電視信號的高信噪比要求,整個系統(tǒng)中的同步及信道估計、糾正算法就變得至關(guān)重要。本文介紹了同步算法的一般方法,著重就本系統(tǒng)中在信道估計方面所采用的一種新算法做了詳細(xì)的介紹,并對其在不同的信道條件下所表現(xiàn)出的相比于其他算法在性能上的提高做了進(jìn)一步的分析。

3、>　　 在驗(yàn)證期間,采用VCS進(jìn)行RTL軟件仿真,并利用硬件FPGA平臺執(zhí)行實(shí)時原型驗(yàn)證,由于實(shí)時驗(yàn)證要求達(dá)到芯片中的實(shí)際工作頻率,本文所提到的DVB-TIP經(jīng)綜合后大約相當(dāng)于300K邏輯門,所以一些FPGA的高級設(shè)計技術(shù)需要被應(yīng)用,本文對FPGA的高級綜合實(shí)現(xiàn)技術(shù)做了一些總結(jié)。
　　 DVB-T是PCTV芯片中DFE(DigitalFrontEnd)模塊的一部分,整個芯片采用TSMC(TaiwanSemiconductorM

4、anufacturingCompany)0.65umCMOS工藝制造。完成制造后對芯片的DVB-T部分進(jìn)行了大量的測試,包括功能測試、高低壓測試、耐久性測試、高低溫測試等,結(jié)果表明芯片工作達(dá)到設(shè)計頻率,功能執(zhí)行完全正常,達(dá)到設(shè)計的要求。
　　 作者在本項(xiàng)目中完成的主要工作有:閱讀OFDM及DVB-T的相關(guān)文獻(xiàn),了解系統(tǒng)設(shè)計原理。比較兩種以上信道估計與糾正算法,選擇最優(yōu)方案,并將最后選擇方案systemc模型化,為此做了大量仿真的