用于CPU電源電路的功率開(kāi)關(guān)管的功耗對(duì)比研究.pdf

1、隨著各種移動(dòng)設(shè)備特別是電腦的普及率在逐年升高，科技發(fā)展對(duì)用于筆記本電腦中CPU開(kāi)關(guān)電源中功率器件的性能提出了更高的要求，需要其具備更快的開(kāi)關(guān)時(shí)間和更低的功耗。溝槽柵MOSFET在作為功率開(kāi)關(guān)管已存在相當(dāng)長(zhǎng)的時(shí)間，近年來(lái)國(guó)際上業(yè)已開(kāi)發(fā)出常閉型結(jié)型場(chǎng)效應(yīng)管(e-JFET)用作開(kāi)關(guān)電源電路中的開(kāi)關(guān)管，并開(kāi)始圍繞e-JFET的性能進(jìn)行改進(jìn)研究，但尚未見(jiàn)到有公開(kāi)發(fā)表的論文對(duì)于典型的e-JFET器件和溝槽柵MOSFET器件在功耗組成及對(duì)比方面進(jìn)行詳

2、細(xì)的分析和優(yōu)勢(shì)比較。 因此根據(jù)需要本課題主要針對(duì)以下兩點(diǎn)進(jìn)行研究：一是對(duì)目前廣泛使用的兩種典型結(jié)構(gòu)即溝槽柵MOSFET和e-JFET在不同工作頻率下的功耗分布和總功耗進(jìn)行定量的仿真和對(duì)比分析；二是在現(xiàn)有結(jié)構(gòu)的e-JFET的基礎(chǔ)上，提出創(chuàng)造性的改進(jìn)，即把溝槽柵下的臨近電極處的部分Si層替換為絕緣的且電容率僅為硅1/3的SiO2層，以此來(lái)減小柵溝PN結(jié)的面積和介質(zhì)的電容率從而有效的減小柵—漏電容Cgd，進(jìn)而降低開(kāi)關(guān)時(shí)間，減小開(kāi)關(guān)損耗

3、，針對(duì)新結(jié)構(gòu)器件，通過(guò)仿真得到其與現(xiàn)有結(jié)構(gòu)器件在功耗上的具體的對(duì)比優(yōu)勢(shì)。為了達(dá)到以上兩種實(shí)驗(yàn)?zāi)康?，本文?duì)開(kāi)關(guān)電源電路的工作原理，功耗組成和分布，以及現(xiàn)有結(jié)構(gòu)e-JFET和溝槽柵MOSFET以及本研究提出的新結(jié)構(gòu)e-JFET的工作原理和功耗計(jì)算等方面進(jìn)行了理論分析，并在此基礎(chǔ)上運(yùn)用ISE仿真工具對(duì)以上三種不同結(jié)構(gòu)的器件在同等外部工作條件下進(jìn)行了靜態(tài)特性和開(kāi)關(guān)特性的仿真對(duì)比。 結(jié)果顯示，在工作頻率為1MHz時(shí)，現(xiàn)有結(jié)構(gòu)e-JFET比