

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、腦機(jī)接口是不依賴于腦的正常輸出通路(外周神經(jīng)系統(tǒng)及肌肉組織)的腦機(jī)(計(jì)算機(jī)或其它裝置)通訊系統(tǒng)。腦機(jī)接口是由人和機(jī)器構(gòu)成的一個(gè)閉環(huán)系統(tǒng)。除人本身外,腦機(jī)接口系統(tǒng)主要包括:信號(hào)采集系統(tǒng)、特征量提取及模式識(shí)別系統(tǒng)和外部裝置及控制系統(tǒng)。腦機(jī)接口技術(shù)的核心是把用戶輸入的腦電信號(hào)轉(zhuǎn)換成輸出控制信號(hào)的轉(zhuǎn)換算法。由于腦機(jī)接口技術(shù)在康復(fù)工程等領(lǐng)域有重要的應(yīng)用價(jià)值,它已經(jīng)成為生物醫(yī)學(xué)工程、計(jì)算機(jī)技術(shù)、通信等領(lǐng)域一個(gè)新的研究熱點(diǎn)。但是作為一種多學(xué)科交叉的新
2、興通信技術(shù),腦機(jī)接口研究大多處于理論和實(shí)驗(yàn)室階段,離實(shí)際應(yīng)用還有一定的差距。
本文開展了基于FPGA的腦機(jī)接口實(shí)時(shí)系統(tǒng)實(shí)現(xiàn)技術(shù)研究。要實(shí)現(xiàn)腦機(jī)接口,必須有一種能反映人腦不同狀態(tài)的信號(hào)。瞬態(tài)視覺誘發(fā)電位易于檢測,不容易引起視覺疲勞。因此,采用瞬態(tài)視覺誘發(fā)電位來實(shí)現(xiàn)腦機(jī)接口。
在已有的腦機(jī)接口中,通常采用計(jì)算機(jī)作為腦機(jī)接口的控制和信號(hào)處理器。本文用FPGA取代計(jì)算機(jī),把FPGA的特點(diǎn)和優(yōu)勢(shì)應(yīng)用到腦機(jī)接口的實(shí)現(xiàn)技術(shù)
3、中,構(gòu)建了一個(gè)新穎的基于FPGA的腦機(jī)接口實(shí)時(shí)系統(tǒng)。
本文設(shè)計(jì)了腦電采集電路,包括有源電極、右腿驅(qū)動(dòng)、前置放大電路、高通濾波電路、放大濾波電路、電壓抬升電路、AD轉(zhuǎn)換電路、光耦隔離電路和電源電路。腦電信號(hào)通過放大、濾波,提高信噪比,經(jīng)AD轉(zhuǎn)換為數(shù)字信號(hào)。
采用VGA顯示器作為刺激器,在FPGA中用VHDL編程產(chǎn)生圖形刺激信號(hào),實(shí)現(xiàn)基于FPGA的VGA視覺刺激器。這種視覺刺激器兼具用硬件或軟件方式實(shí)現(xiàn)視覺刺激器
4、的優(yōu)點(diǎn),是一種新的視覺刺激器實(shí)現(xiàn)方法。
本文研究了視覺誘發(fā)電位信號(hào)處理方法及FPGA實(shí)現(xiàn)。用少量次累加平均結(jié)合數(shù)字濾波的方法來提取視覺誘發(fā)電位信號(hào)。數(shù)字濾波采用了FIR濾波和2次5點(diǎn)濾波。累加平均后的信號(hào)的小波分解系數(shù)具有明顯的視覺誘發(fā)電位特征。采用基于時(shí)域波形相關(guān)的信號(hào)識(shí)別方法、基于特征向量數(shù)量積的線性判別方法和基于小波分解系數(shù)的識(shí)別方法進(jìn)行VEP信號(hào)的識(shí)別。在FPGA中通過VHDL編程、DSP運(yùn)算IP核和嵌入式乘法器實(shí)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于LabVIEW的實(shí)時(shí)腦-機(jī)接口系統(tǒng)實(shí)現(xiàn).pdf
- 基于FPGA的實(shí)時(shí)腦機(jī)接口應(yīng)用研究.pdf
- 10136.實(shí)時(shí)腦機(jī)接口關(guān)鍵技術(shù)研究及系統(tǒng)實(shí)現(xiàn)
- 基于Altera FPGA的PCI Express接口實(shí)現(xiàn).pdf
- 基于FPGA的USB接口實(shí)時(shí)數(shù)據(jù)采集與處理系統(tǒng).pdf
- 基于EEG的腦機(jī)接口技術(shù)研究與實(shí)現(xiàn).pdf
- 基于卷積神經(jīng)網(wǎng)絡(luò)的腦電信號(hào)檢測與腦機(jī)接口實(shí)現(xiàn).pdf
- 運(yùn)動(dòng)意識(shí)腦電分類及基于VC++的腦機(jī)接口實(shí)驗(yàn)系統(tǒng).pdf
- 基于webservice技術(shù)的sap接口實(shí)現(xiàn)
- 腦機(jī)接口中相關(guān)技術(shù)研究及在線系統(tǒng)實(shí)現(xiàn).pdf
- 基于FPGA的鏈路口和USB通信接口實(shí)現(xiàn).pdf
- 基于JTAG接口實(shí)現(xiàn)ARM對(duì)FPGA的Firmware遠(yuǎn)程配置.pdf
- 基于FPGA的SAR實(shí)時(shí)成像實(shí)現(xiàn)技術(shù)研究.pdf
- 基于實(shí)時(shí)腦機(jī)接口的無線遙控車系統(tǒng).pdf
- 基于視覺誘發(fā)電位的腦機(jī)接口實(shí)驗(yàn)研究.pdf
- 基于視覺誘發(fā)電位的實(shí)時(shí)腦機(jī)接口系統(tǒng)研究與實(shí)現(xiàn).pdf
- 基于腦機(jī)接口的協(xié)調(diào)控制技術(shù)研究.pdf
- 基于mVEP的腦-機(jī)接口關(guān)鍵技術(shù)研究.pdf
- 基于Alpha波的腦—機(jī)接口技術(shù)研究.pdf
- 基于腦電信號(hào)的腦-機(jī)接口技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論