基于ARM9的數(shù)字存儲示波器——數(shù)據(jù)采集系統(tǒng)的研究與開發(fā).pdf

1、數(shù)字存儲示波器是現(xiàn)代示波器發(fā)展的方向之一，市場潛力巨大。目前通用的數(shù)字存儲示波器多采用DSP、內(nèi)嵌微處理器型FPGA或DSP+FPGA結(jié)構(gòu)。雖然DSP數(shù)據(jù)處理能力強(qiáng)大，運(yùn)行速度較高，F(xiàn)PGA靈活性強(qiáng)，可充分進(jìn)行設(shè)計開發(fā)和驗(yàn)證，便于系統(tǒng)升級。但是，DSP和內(nèi)嵌微處理器型FPGA一般價格較高，不適合在低成本的嵌入式數(shù)字存儲示波器開發(fā)中使用。 本課題研究的嵌入式數(shù)字存儲示波器是一種低成本、功能相對較少、可作為一個模塊使用的嵌入式智能終

2、端。在參考幾種數(shù)字存儲示波器硬件設(shè)計，對比分析優(yōu)缺點(diǎn)的基礎(chǔ)上，本文提出了一種硬件上采用ARM+FIFO結(jié)構(gòu)，軟件上采用實(shí)時操作系統(tǒng)uC/OS-Il的嵌入式數(shù)字存儲示波器的設(shè)計方法。充分利用ARM9微處理器的高速處理能力，以及FIFO在讀寫控制邏輯、高速數(shù)據(jù)交換方面的優(yōu)勢，實(shí)現(xiàn)四通道數(shù)據(jù)同步：利用uC/OS-II操作系統(tǒng)在ARM9微處理器上的移植實(shí)現(xiàn)多任務(wù)運(yùn)行及實(shí)時處理。 研究的主要內(nèi)容包括：系統(tǒng)硬件設(shè)計；uC/OS-Il操作系統(tǒng)

3、的移植與測試；基于uC/OS-II的多任務(wù)軟件設(shè)計；驅(qū)動程序、啟動代碼設(shè)計及系統(tǒng)測試。 實(shí)現(xiàn)的功能及性能指標(biāo)：模擬輸入0～+4V；4通道同步輸入及顯示；實(shí)時電壓波形最高20MSPS的采樣及存儲；采樣最小信號周期10us，脈寬10us，最大信號周期15ms周期、脈寬、電壓幅值(滿量程)誤差0.5％以內(nèi)：鼠標(biāo)圖形菜單操作取代控制面板操作；分辨率640×480液晶屏顯示；32個可編程輸入輸出口(16路輸入，16路輸出)。 本文

4、從硬件和軟件兩個方面研究了系統(tǒng)各主要功能模塊的工作原理以及實(shí)現(xiàn)方法，重點(diǎn)分析了前端數(shù)據(jù)采集系統(tǒng)及相關(guān)部分的軟硬件設(shè)計，并研究了驅(qū)動程序和啟動代碼的設(shè)計。最后對比預(yù)定設(shè)計目標(biāo)對硬件平臺各技術(shù)指標(biāo)進(jìn)行了測試分析。 研究開發(fā)的基于ARM嵌入式技術(shù)的數(shù)字存儲示波器業(yè)已完成并通過了驗(yàn)收測試。測試表明該嵌入式數(shù)字存儲示波器能夠?qū)崿F(xiàn)預(yù)定功能，性能指標(biāo)：模數(shù)轉(zhuǎn)換最高20MSPS;周期、脈寬、電壓幅值(滿量程)的誤差均在0.5％以內(nèi)；4通道可同步