基于VHDL的數(shù)字存儲示波器的設(shè)計與開發(fā).pdf

1、隨著集成電路(IC)技術(shù)的發(fā)展，電子設(shè)計自動化(EDA)技術(shù)逐漸成為模擬與數(shù)字集成電路系統(tǒng)的重要設(shè)計手段。電子設(shè)計自動化是實現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動化設(shè)計的技術(shù)，它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，它吸收了計算機科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以高性能計算機作為工作平臺，促進了工程發(fā)展。EDA技術(shù)的發(fā)展始于70年代，至今經(jīng)歷了三個階段。電子線路CAD(計算機輔助設(shè)計)是EDA發(fā)展的初級階段，80年代初期，形成了CAE(計算機輔助工程)

2、，也就是所謂的EDA技術(shù)中級階段，90年代出現(xiàn)了以自動綜合器和硬件描述語言為基礎(chǔ)，全面支持電子設(shè)計自動化的ESDA(電子系統(tǒng)設(shè)計自動化)，即高級EDA階段，也就是目前常說的EDA。使用EDA技術(shù)設(shè)計的結(jié)果既可以用FPGA/CPLD來實施驗證，也可以直接做成專用集成電路(ASIC)。EDA的一個重要特征就是使用硬件描述語言(HDL)來完成設(shè)計文件。誕生于1982年的VHDL語言是IEEE確認的標(biāo)準(zhǔn)硬件描述語言，在電子設(shè)計領(lǐng)域已經(jīng)廣泛應(yīng)用。

3、 本文首先綜述了EDA技術(shù)和PLD器件的發(fā)展概況；然后對數(shù)字存儲示波器的原理進行介紹和分析；接著介紹使用FPGA進行開發(fā)設(shè)計的優(yōu)點以及VHDL語言和MAXPLUS軟件的特點，也介紹了本文的設(shè)計方案；接下來介紹使用EDA技術(shù)，用VHDL語言完成了DSO(數(shù)字存儲示波器)的底層控制及主要功能部件的設(shè)計工作；最后介紹了EDA技術(shù)的前沿發(fā)展趨勢及系統(tǒng)開發(fā)中的幾點體會。 本文的技術(shù)難點在于控制器和用EAB實現(xiàn)數(shù)據(jù)存儲的設(shè)計，主要體

4、現(xiàn)在對狀態(tài)機的設(shè)計上；通過用狀態(tài)機實現(xiàn)ADC控制器，可以看出VHDL語言具有很多的優(yōu)勢和特點。 示波器是電子測量中一種最常用的儀器，它可以用來觀察、測量、記錄各種瞬時物理現(xiàn)象并顯示其與時間關(guān)系的電子儀器。數(shù)字存儲示波器的原理是利用A/D轉(zhuǎn)換把被測模擬信號變?yōu)閿?shù)字信號，然后存入存儲器中，需要顯示的時候，將存儲器中存儲的內(nèi)容調(diào)出，通過相應(yīng)的D/A轉(zhuǎn)換恢復(fù)為模擬信號顯示。 本文設(shè)計的數(shù)字存儲示波器是在通用示波器的基礎(chǔ)上進行改造