一種低噪聲晶振電路的設(shè)計(jì).pdf

1、自20世紀(jì)20年代初國(guó)外第一臺(tái)石英晶體振蕩器問(wèn)世至今，石英晶體振蕩器技術(shù)已經(jīng)日漸成熟，應(yīng)用范圍也越來(lái)越廣泛。但是，有關(guān)石英晶體振蕩器設(shè)計(jì)都是基于三點(diǎn)式振蕩器展開的。雖然三點(diǎn)式振蕩器有自身的優(yōu)勢(shì)，比如結(jié)構(gòu)簡(jiǎn)單、設(shè)計(jì)方便、技術(shù)成熟，但在越來(lái)越多的系統(tǒng)要求差分參考頻率源的形式下，三點(diǎn)式晶體振蕩器就顯得力不從心，因此設(shè)計(jì)一種高性能的差分輸出晶體振蕩器就顯得尤為重要。在數(shù)字電視調(diào)諧芯片中，為了抑制電路的共模噪聲，提高芯片的性能，所有信號(hào)都采用差分

2、信號(hào)，因而為芯片提供本振信號(hào)的鎖相環(huán)需要差分的參考頻率。 本文首先在參考VCO設(shè)計(jì)中常用的交叉耦合振蕩器的基礎(chǔ)上，設(shè)計(jì)出具有差分輸出的石英晶體振蕩器；同時(shí)，加入RC高通濾波器來(lái)濾除電路中的低頻噪聲，特別是電路中的閃爍噪聲，從而有效地提高了晶體振蕩器的相位噪聲性能。 然后，以現(xiàn)有相位噪聲模型為基礎(chǔ)，針對(duì)現(xiàn)有相位噪聲模型存在的對(duì)振蕩器具體參數(shù)設(shè)計(jì)指導(dǎo)意義不明確的缺點(diǎn)，對(duì)相關(guān)相位噪聲模型進(jìn)行了改進(jìn)，從而給出了該種晶體振蕩器的優(yōu)

3、化設(shè)計(jì)方法；仿真表明，經(jīng)過(guò)改進(jìn)和優(yōu)化，在采用普通石英晶體模型的條件下(Q=20000)，采用該結(jié)構(gòu)的晶體振蕩器相位噪聲可達(dá)．130dBe/Hz@100Hz。 為了滿足后級(jí)晶振分頻器方波輸入的要求和減小后級(jí)信號(hào)對(duì)主體振蕩電路的影響，本文采用了兩級(jí)共源共柵結(jié)構(gòu)的緩沖器來(lái)調(diào)整輸出波形、增加隔離度；文章分析了緩沖器對(duì)相位噪聲的影響，給出了優(yōu)化方法。 最后，我們介紹了模擬版圖設(shè)計(jì)的幾個(gè)要點(diǎn)并以此為基礎(chǔ)設(shè)計(jì)了整個(gè)電路的版圖。我們對(duì)芯