布局規(guī)劃階段SoC電源分布網(wǎng)絡(luò)的建立與最優(yōu)化.pdf

1、隨著半導(dǎo)體制造工藝的進步和設(shè)計趨勢向SoC發(fā)展，尤其在進入深亞微米工藝后，電遷移和電壓降的問題，對于高性能芯片設(shè)計的可靠性的影響就變得更加的重要。因此，電源分布網(wǎng)絡(luò)的設(shè)計及最優(yōu)化，便成為一個重要的研究課題。然而，在布局階段，標(biāo)準(zhǔn)單元放置完畢和布線完成后，要修改電源分布網(wǎng)絡(luò)是一件非常費時且消耗人力的工作。所以為了要避免在布局階段與布局結(jié)果分析之間反復(fù)的修改與驗證，電源分布網(wǎng)絡(luò)應(yīng)該在早期的布局規(guī)劃階段進行設(shè)計和優(yōu)化。在本篇論文里，我們提出一

2、個以布局規(guī)劃信息為基礎(chǔ)的快速分析SoC電源分布網(wǎng)絡(luò)的模型及設(shè)計最優(yōu)化的方法。本文所提出的方法與以往提出的方法做比較，最主要的差別在于本文針對SoC設(shè)計提出了一個快速而系統(tǒng)的方法去建立一個可行的初始電源分布網(wǎng)絡(luò)，算法中考慮了宏模塊對功耗的影響，并提出一個更精確的模擬可重用模塊的模型。此初始電源網(wǎng)絡(luò)對芯片提供了一個穩(wěn)定且符合電壓降要求的電壓，接下來再利用線性規(guī)劃方法來最優(yōu)化電源分布網(wǎng)絡(luò)所使用的布線資源。最后的實驗結(jié)果顯示出我們所提出的方法可