嵌套式層次化P-G網(wǎng)IR-drop分析方法的研究.pdf

1、隨著深亞微米／超深亞微米技術(shù)的發(fā)展，對高性能、低功耗IC設(shè)計的需求與日俱增。這種高性能、低功耗IC設(shè)計的特點是晶體管特征尺寸越來越小、芯片功能越來越復(fù)雜、電源供電電壓越來越低。這些新的特點將導(dǎo)致電源／地線網(wǎng)(P／G網(wǎng))上產(chǎn)生電壓降(IR．drop)，過大的電壓降會導(dǎo)致電源電壓波動、噪聲容限減小、邏輯門延遲增加、開關(guān)速度降低、產(chǎn)生邏輯錯誤甚至邏輯功能失效。目前，對P／G網(wǎng)的研究已經(jīng)成為國際上關(guān)注的重要問題。但是，由于P／G網(wǎng)網(wǎng)絡(luò)規(guī)模巨大，

2、通用的電路模擬工具根本不可能完成對P／G網(wǎng)IR．drop的分析。 論文提出了一種嵌套式層次化P／G網(wǎng)IR．drop分析方法，就是將整個P／G網(wǎng)劃分為一個全局網(wǎng)和若干個子網(wǎng)，然后又把每個子網(wǎng)分為一個全局網(wǎng)和若干個子網(wǎng)，依次進(jìn)行類似的劃分，使子網(wǎng)的規(guī)模不斷減小以便于求解。同時，分別采用共軛梯度法(CG法)、不完全Cholesky分解共軛梯度法(ICCG法)、雙共軛梯度法(BCG法)等幾種迭代算法來加速子網(wǎng)運算，對幾個不同節(jié)點數(shù)的電路