基于FPGA嵌入式處理器的電子式互感器合并單元的設(shè)計(jì)研究.pdf

1、隨著電力系統(tǒng)容量的日益擴(kuò)大和電網(wǎng)電壓運(yùn)行等級(jí)的不斷提高,基于電子計(jì)算機(jī)技術(shù)、光電傳感技術(shù)的新一代電子式電流/電壓互感器作為一種新型測(cè)量裝置具有體積小、重量輕、無(wú)鐵磁飽、鐵磁諧振、頻帶寬、易于與微機(jī)保護(hù)接口等特點(diǎn),已成為變電站自動(dòng)化系統(tǒng)中十分重要的組成部分。
　　本文首先概述了國(guó)內(nèi)外電子式互感器的研究發(fā)展情況以及電子式互感器的工作原理,在全面描述了基于Rogowski空心線圈電子式互感器基本原理及其組成結(jié)構(gòu)的基礎(chǔ)之上,介紹了電子式互

2、感器數(shù)字輸出接口的重要組成部分――合并單元的定義及其組成,對(duì)合并單元的結(jié)構(gòu)原理、通信特點(diǎn)以及功能劃分進(jìn)行了分析研。根據(jù)其功能特點(diǎn),作者提出了一種利用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的嵌入式處理器為主,輔以DSP的采樣系統(tǒng)實(shí)現(xiàn)合并單元的方案。
　　本文創(chuàng)新嘗試?yán)昧薃LTERA公司的CyloneII系列的FPGA芯片和Nios II處理器內(nèi)核,使用知識(shí)產(chǎn)權(quán)內(nèi)核(IP),并分別從硬件和軟件兩個(gè)方面介紹和實(shí)現(xiàn)三個(gè)功能模塊:基于DSP的數(shù)據(jù)采

3、集模塊、基于嵌入NiosII的現(xiàn)場(chǎng)可編程門(mén)陣列的數(shù)據(jù)處理模塊和數(shù)據(jù)輸出模塊。
　　(1)數(shù)據(jù)采集模塊用于正確接收從高壓側(cè)傳送的數(shù)據(jù)信息,同時(shí)將這些數(shù)據(jù)進(jìn)行正確排序后輸出給數(shù)據(jù)處理模塊;
　　(2)數(shù)據(jù)處理模塊利用嵌入Nios II處理器內(nèi)核的FPGA對(duì)接收到的數(shù)據(jù)信號(hào)進(jìn)行數(shù)字濾波設(shè)計(jì)求出相應(yīng)的均方根值及相位角,并對(duì)信號(hào)進(jìn)行相位補(bǔ)償,最后將數(shù)據(jù)組幀后傳給數(shù)據(jù)輸出模塊;
　　(3)數(shù)據(jù)輸出模塊將處理后數(shù)據(jù)傳送到上位機(jī),繼而