基于FPGA嵌入式處理器的電子式互感器合并單元的設計研究.pdf

1、隨著電力系統(tǒng)容量的日益擴大和電網電壓運行等級的不斷提高,基于電子計算機技術、光電傳感技術的新一代電子式電流/電壓互感器作為一種新型測量裝置具有體積小、重量輕、無鐵磁飽、鐵磁諧振、頻帶寬、易于與微機保護接口等特點,已成為變電站自動化系統(tǒng)中十分重要的組成部分。
　　本文首先概述了國內外電子式互感器的研究發(fā)展情況以及電子式互感器的工作原理,在全面描述了基于Rogowski空心線圈電子式互感器基本原理及其組成結構的基礎之上,介紹了電子式互

2、感器數字輸出接口的重要組成部分――合并單元的定義及其組成,對合并單元的結構原理、通信特點以及功能劃分進行了分析研。根據其功能特點,作者提出了一種利用現場可編程門陣列(FPGA)的嵌入式處理器為主,輔以DSP的采樣系統(tǒng)實現合并單元的方案。
　　本文創(chuàng)新嘗試利用了ALTERA公司的CyloneII系列的FPGA芯片和Nios II處理器內核,使用知識產權內核(IP),并分別從硬件和軟件兩個方面介紹和實現三個功能模塊:基于DSP的數據采

3、集模塊、基于嵌入NiosII的現場可編程門陣列的數據處理模塊和數據輸出模塊。
　　(1)數據采集模塊用于正確接收從高壓側傳送的數據信息,同時將這些數據進行正確排序后輸出給數據處理模塊;
　　(2)數據處理模塊利用嵌入Nios II處理器內核的FPGA對接收到的數據信號進行數字濾波設計求出相應的均方根值及相位角,并對信號進行相位補償,最后將數據組幀后傳給數據輸出模塊;
　　(3)數據輸出模塊將處理后數據傳送到上位機,繼而