基于FPGA技術的嵌入式微處理器設計研究.pdf

1、隨著微電子技術的發(fā)展，尤其是VLSI技術和微細加工工藝的發(fā)展，嵌入式微處理器(EMPU)憑借其性能高、功耗低、體積小的優(yōu)點，越來越多地應用到通信產(chǎn)品、消費類電子產(chǎn)品和機械控制產(chǎn)品中。
　　 本文設計了一個8位的8051 CPU，這個設計規(guī)模比較小，處理器的功能比較簡單。討論了CPU模塊中算術邏輯單元和控制器的設計，說明了每條指令的執(zhí)行過程、數(shù)據(jù)通路控制信號的產(chǎn)生、數(shù)據(jù)在數(shù)據(jù)通路中的運算過程。它使用可綜合的寄存器傳輸級(RTL)V

2、HDL硬件描述語言描述每個子模塊，在項層模塊中根據(jù)端口連接實例化每個子模塊，然后使用Quartus II對每個子模塊和頂層模塊進行功能仿真驗證及對設計進行綜合，在Altera CycloneII EP2C35F672C8芯片上實現(xiàn)，工作頻率可達113.9MHz。精簡指令計算機作為微處理器發(fā)展的一種趨勢，已經(jīng)被廣泛應用于計算機體系結(jié)構設計中。因此本文采用可綜合的寄存器傳輸級硬件描述語言Verilog HDL對業(yè)界廣泛使用的32位嵌入式AR

3、M7微處理器進行了研究，對其寄存器堆進行了設計，并通過FPGA進行綜合。設計的寄存器堆由37個寄存器組成，其中包括31個通用32位寄存器和6個狀態(tài)寄存器，使用Quartus II進行了功能劃分和功能描述，確立了寄存器堆設計的實現(xiàn)目標。最后介紹了Altera公司在其FPGA中實現(xiàn)的Nios II處理器，這是一個用戶可配置的通用32位RISC軟核微處理器，是一個非常靈活和強大的處理器。文中對Nios II嵌入式處理器進行了分析，介紹了Nio