可迭代譯碼糾錯(cuò)碼的譯碼算法和硬件實(shí)現(xiàn)技術(shù)的研究.pdf

1、Turbo碼和LDPC碼是現(xiàn)在最先進(jìn)的兩種信道編碼方案，它們以各自的方式實(shí)現(xiàn)接近香農(nóng)限的目的。采用迭代譯碼算法進(jìn)行譯碼是這兩種信道編碼方案取得優(yōu)異性能的根本原因。本文對(duì)turbo碼和LDPC碼進(jìn)行了細(xì)致的研究。 本文首先介紹了LDPC碼的基本原理，包括LDPC碼的基本概念、表示方法、編碼方法和譯碼算法。并在AWGN信道下對(duì)LDPC碼進(jìn)行了性能仿真，分析了BP算法的譯碼性能。從降低編/譯碼復(fù)雜度考慮，研究了一種簡(jiǎn)化的LDPC碼構(gòu)造

2、方法，即基于生成矩陣的非正規(guī)LDPC碼構(gòu)造方法，以及BP譯碼算法的兩種簡(jiǎn)化算法：Log_BP算法和BP_based算法。隨后介紹了turbo碼的基本原理，包括編碼方法和常用的譯碼算法。并對(duì)turbo碼的各種譯碼算法進(jìn)行了性能仿真比較。接下來針對(duì)turbo碼中的交織器進(jìn)行了研究，提出了兩種歸零奇偶對(duì)稱交織器的構(gòu)造方法。 本文重點(diǎn)研究了turbo碼編/譯碼算法的實(shí)現(xiàn)技術(shù)。首先對(duì)turbo碼的并行譯碼結(jié)構(gòu)和串行譯碼結(jié)構(gòu)進(jìn)行了研究。研究

3、表明，具有滑窗結(jié)構(gòu)的串行譯碼結(jié)構(gòu)是資源消耗和譯碼性能的一種良好折衷。然后在這種譯碼結(jié)構(gòu)的基礎(chǔ)上對(duì)易于硬件實(shí)現(xiàn)的MAX_Log_MAP算法進(jìn)行了進(jìn)一步的優(yōu)化。隨后，確定了硬件實(shí)現(xiàn)過程中turbo碼的主要參數(shù)。在本文的設(shè)計(jì)中，使用Verilog HDL語(yǔ)言，采用自頂而下的模塊化設(shè)計(jì)方法，對(duì)turbo碼編/譯碼器進(jìn)行了編程實(shí)現(xiàn)。并運(yùn)用EDA設(shè)計(jì)工具ISE和ModelSim, 在FPGA上進(jìn)行了功能和時(shí)序仿真。驗(yàn)證了turbo碼編/譯碼器設(shè)計(jì)的