基于Nios的串行總線分析儀研制.pdf

1、本文對(duì)基于Nios的串行總線分析儀進(jìn)行了研究。串行總線分析儀通過(guò)對(duì)串行總線通訊狀態(tài)進(jìn)行有效真實(shí)的監(jiān)測(cè)并進(jìn)行透徹的分析，可為使用者提供對(duì)串行總線直觀的監(jiān)測(cè)，可展示串行總線的波形和時(shí)序，便于研發(fā)和測(cè)試人員分析問(wèn)題，便于故障定位，也將為串行總線達(dá)到最佳通訊狀態(tài)提供有效的判據(jù)。因此，設(shè)計(jì)高性能的串行總線分析儀，對(duì)于串行總線設(shè)備的發(fā)展以及國(guó)防現(xiàn)代化具有重要的意義。
　　本文在對(duì)串行總線分析儀的功能和技術(shù)指標(biāo)進(jìn)行了充分分析的基礎(chǔ)上，確定以Ni

2、os嵌入式處理器作為分析儀的核心控制器，并對(duì)設(shè)計(jì)的總體設(shè)計(jì)方案進(jìn)行了詳細(xì)論證。
　　在硬件方面，將分析儀按照其功能劃分為物理層波形采樣硬件電路、波形譯碼模塊、HDLC協(xié)議解碼模塊和DA控制模塊。并且在結(jié)構(gòu)上采用了模塊化設(shè)計(jì)，以便于裝置的測(cè)試，升級(jí)和維護(hù)。本文完成了各功能模塊的硬件設(shè)計(jì)，詳細(xì)分析了各模塊的設(shè)計(jì)過(guò)程，并針對(duì)設(shè)計(jì)中采用的關(guān)鍵技術(shù)：NiosII嵌入式處理器技術(shù)、串行通訊波形采樣技術(shù)、FPGA技術(shù)等做了重點(diǎn)闡述。