片上網(wǎng)絡(luò)微電路及拓?fù)浣Y(jié)構(gòu)研究.pdf

1、隨著單芯片面積和晶體管資源的指數(shù)增長(zhǎng)，片上系統(tǒng)（SoC）變得越來(lái)越復(fù)雜。傳統(tǒng)的片上總線（SoCbus）和點(diǎn)對(duì)點(diǎn)的IP核互連方式（point-to-pointinterconnection）很難適應(yīng)現(xiàn)代片上系統(tǒng)的設(shè)計(jì)要求。這時(shí)，片上網(wǎng)絡(luò)（NetworkOnClup）做為一種新的解決途徑被提出來(lái)了，片上網(wǎng)絡(luò)的可升級(jí)性（scalable）和易擴(kuò)展性很好的滿足了新設(shè)計(jì)的要求。 本文針對(duì)片上網(wǎng)絡(luò)的發(fā)展現(xiàn)狀，探討如何設(shè)計(jì)一個(gè)具有較好性能的片

2、上網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，首先簡(jiǎn)單回顧了片上網(wǎng)絡(luò)的各種拓?fù)浣Y(jié)構(gòu)、交換機(jī)制，路由策略等片上網(wǎng)絡(luò)基礎(chǔ)知識(shí)，由于2D-Mesh結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)等固有的優(yōu)點(diǎn)，本文采用它作為基本的拓?fù)浣Y(jié)構(gòu)，同時(shí)為了避免這種結(jié)構(gòu)網(wǎng)絡(luò)直徑和平均距離，功耗較大等缺點(diǎn)，本文采用小世界網(wǎng)絡(luò)（smallworld）相關(guān)理論，對(duì)所設(shè)計(jì)的2D-mesh片上網(wǎng)絡(luò)插入若干長(zhǎng)鏈路來(lái)對(duì)所提出的網(wǎng)絡(luò)架構(gòu)進(jìn)行性能的優(yōu)化，所以論文首先在第三章詳細(xì)介紹長(zhǎng)鏈路插入算法和路由算法。 論文接著在長(zhǎng)鏈

3、路的基礎(chǔ)上，從軟件角度提出了層次式片上網(wǎng)絡(luò)架構(gòu)，描述了片上網(wǎng)絡(luò)的三層體系結(jié)構(gòu)，分析了亞微米技術(shù)下的物理層設(shè)計(jì)，介紹了延時(shí)不敏感的異步式鏈路控制，最后，在采用虛擬通道的基礎(chǔ)上，提出了預(yù)留虛擬通道機(jī)制來(lái)進(jìn)一步保證通信服務(wù)質(zhì)量（QoS）。 論文還從硬件邏輯電路角度詳細(xì)討論了基于長(zhǎng)鏈路的片上網(wǎng)絡(luò)設(shè)計(jì)，分析了同步式邏輯電路的缺陷和不足，提出一個(gè)延時(shí)不敏感（delay-insensitive/DI）的異步式片上網(wǎng)絡(luò)架構(gòu)來(lái)滿足復(fù)雜單芯片系統(tǒng)I

4、P核間互連的要求，這個(gè)系統(tǒng)采用全局異步，局部同步（globally-asynchronousandlocally-synchronous/GALS）的設(shè)計(jì)思想，硬IP核采用局部時(shí)鐘的同步電路，不同的IP核速度和時(shí)鐘頻率可以互不相同。而大量的硬IP核使用DI異步式網(wǎng)絡(luò)進(jìn)行互連，保證通訊的可靠性和高效性。 為了評(píng)估傳統(tǒng)2D-mesh片上網(wǎng)絡(luò)與基于小世界模型的片上網(wǎng)絡(luò)的性能，專門(mén)設(shè)計(jì)了兩個(gè)模擬器：基于C++和基于FPGA的模擬器，通過(guò)