低功耗片上網絡拓撲結構的研究.pdf

1、隨著集成工藝技術的快速發(fā)展，集成電路產業(yè)發(fā)展的十分迅猛，集成電路的發(fā)展經歷了大規(guī)模集成電路時代(LSI)、超大規(guī)模集成電路時代(VLSI)、甚大規(guī)模集成電路時代(ULSI)。集成電路通信方式從一開始的需要通信的IP之間簡單連接發(fā)展到傳統(tǒng)的總線架構最后發(fā)展到了目前的片上網絡架構方式。在集成電路技術不斷迅猛發(fā)展的同時，通信規(guī)模也從KB級發(fā)展成MB級，再到現(xiàn)在的GB級，這促使通信功耗問題變的越來越嚴峻。研究表明功耗問題已經成為未來制約芯片性能

2、不斷提升的主要阻礙，因此，如何降低芯片功耗成為未來芯片設計的主要方向。而片上網絡作為未來芯片的主流架構，其功耗問題的研究是非常重要的一個課題。
　　 論文首先介紹了片上網絡方法學、片上網絡研發(fā)的過程、片上網絡的相關概念以及片上網絡的性能評價參數(shù);在此基礎上論文分析了片上網絡功耗的主要來源、片上網絡功耗的基本構成以及片上網絡的各類功耗在片上網絡總功耗中所占的比例。論文對主流的低功耗技術進行了介紹，研究表明連線電路的功耗在片上網絡的

3、總功耗中占據(jù)80％以上的比例，因此研究低功耗的拓撲結構對于降低片上網絡的功耗是非常關鍵的。論文定性地分析了片上網絡的拓撲結構對功耗的影響，對比了幾種常見的拓撲結構各自的功耗，并研究了從片上網絡拓撲結構的入手的低功耗片上網絡技術。本文通過對片上網絡拓撲結構的功耗問題的分析與研究，提出了在XBFT拓撲結構的基礎上進行的一種改進型片上網絡拓撲結構，并詳細介紹了改進拓撲結構的設計理念以及關鍵技術。論文的最后一部分通過模擬仿真實驗來驗證改進拓撲結