基于磁盤陣列的雷達(dá)回波模擬器的研制.pdf

1、雷達(dá)系統(tǒng)模擬是現(xiàn)代雷達(dá)系統(tǒng)設(shè)計(jì)、驗(yàn)證的重要手段，它產(chǎn)生的模擬雷達(dá)回波信號(hào)供給信號(hào)處理機(jī)，以驗(yàn)證信號(hào)處理機(jī)的功能。本文主要探討了一種基于磁盤陣列的雷達(dá)回波模擬器的硬件設(shè)計(jì)和工程實(shí)現(xiàn)，磁盤陣列采用了PC機(jī)IDE接口硬盤。硬盤用作信號(hào)數(shù)據(jù)儲(chǔ)存介質(zhì)，由于其大容量，可以儲(chǔ)存超長(zhǎng)周期的信號(hào)波形。采用高速D/A實(shí)現(xiàn)輸出信號(hào)的高寬帶，采用多片F(xiàn)PGA完成整個(gè)系統(tǒng)的時(shí)序邏輯控制，比如IDE接口時(shí)序的實(shí)現(xiàn)，SDRAM的操作等。本系統(tǒng)的設(shè)計(jì)關(guān)鍵之一是實(shí)現(xiàn)以4

2、0MByte/S的恒定速度對(duì)硬盤進(jìn)行讀操作，為了實(shí)現(xiàn)這個(gè)操作，采用了大容量高速緩存SDRAM模塊乒乓工作的方案；關(guān)鍵之二是把4路40MByte/S的數(shù)據(jù)流拼接成一路160MByte/S的數(shù)據(jù)流。 本文首先介紹了雷達(dá)回波模擬器課題的背景，包括雷達(dá)回波模擬器的作用，基本理論和技術(shù)特點(diǎn)。雷達(dá)回波模擬器的國(guó)內(nèi)外發(fā)展動(dòng)態(tài)，雷達(dá)回波模擬器在國(guó)內(nèi)外被廣泛應(yīng)用。本人的主要工作。 其次，介紹了本回波模擬器的設(shè)計(jì)理論：DDWS技術(shù)的理論基礎(chǔ)

3、。分析了采樣和重構(gòu)的數(shù)學(xué)模型，得出了一個(gè)重要結(jié)論：過采樣可以減少D/A輸出信號(hào)的高頻端衰減失真，可以降低低通濾波器的設(shè)計(jì)難度，從而提高波形質(zhì)量。 再次，介紹了本雷達(dá)回波模擬器的硬件設(shè)計(jì)，包括總體硬件結(jié)構(gòu)框圖、系統(tǒng)各部分的硬件設(shè)計(jì)。系統(tǒng)各部分的硬件設(shè)計(jì)包括計(jì)算機(jī)接口設(shè)計(jì)、大容量高速緩存SDRAM的控制設(shè)計(jì)、IDE接口硬盤的控制設(shè)計(jì)、關(guān)于D/A的介紹和本系統(tǒng)使用的FPGA的介紹。 再次，介紹了本系統(tǒng)的FPGA軟件的設(shè)計(jì)，主要

4、包括如何以40MByte/S的速度讀硬盤、如何數(shù)據(jù)拼接，ATA接口模塊的介紹和SDRAM接口模塊的介紹。最后，給出了模擬器的波形測(cè)試結(jié)果，用示波器測(cè)出的信號(hào)時(shí)域波形和用頻譜儀測(cè)出的信號(hào)的頻譜圖，驗(yàn)證了指標(biāo)達(dá)到預(yù)期標(biāo)準(zhǔn)。 本文所作的工作主要如下：1.完成模擬器硬件部分的系統(tǒng)設(shè)計(jì)。 2.采用VHDL和VerilogHDL語言，實(shí)現(xiàn)對(duì)4個(gè)IDE硬盤的讀寫時(shí)序設(shè)計(jì)、SDRAM的讀寫操作以及其他控制時(shí)序。 3.完成模擬器硬