三階Delta-Sigma調(diào)制器的設(shè)計(jì).pdf

1、隨著便攜式電子設(shè)備對(duì)低功耗高分辨率的模數(shù)轉(zhuǎn)換器的需求越來(lái)越大，Sigma—Delta模數(shù)轉(zhuǎn)換器以其能夠以較低的成本取得極高的分辨率，在多種應(yīng)用領(lǐng)域獲得了廣泛的應(yīng)用，尤其在例如測(cè)量類(lèi)和音頻類(lèi)ADC的應(yīng)用中，對(duì)于模數(shù)轉(zhuǎn)換的低速高精度要求使得Delta—Sigma ADC結(jié)構(gòu)成為首選。 論文主要針對(duì)Sigma—Delta模數(shù)轉(zhuǎn)換器的模擬部分即Sigma—Delta調(diào)制器進(jìn)行研究設(shè)計(jì)。根據(jù)自頂向下的設(shè)計(jì)理念，從系統(tǒng)結(jié)構(gòu)的選擇、系統(tǒng)建模到

2、電路實(shí)現(xiàn)完成了整個(gè)調(diào)制器的設(shè)計(jì)。Sigma—Delta調(diào)制器通常包含的模擬電路比較簡(jiǎn)單，對(duì)電路精度的依賴(lài)性較低，因此在電路設(shè)計(jì)上比較寬裕，本文更加注重其系統(tǒng)的設(shè)計(jì)。 針對(duì)系統(tǒng)結(jié)構(gòu)的選擇，本文首先比較了單位量化器、多何量化器，一階、多階，單環(huán)、級(jí)聯(lián)，前饋、反饋，離散時(shí)間、連續(xù)時(shí)間等不同類(lèi)型∑－△ADC的優(yōu)缺點(diǎn)，初步確定了設(shè)計(jì)所采用的調(diào)制器結(jié)構(gòu)類(lèi)型，再針對(duì)該類(lèi)型提出3個(gè)不同方案分別進(jìn)行仿真比較得到所需的系統(tǒng)參數(shù)。最后就兩種不同積分器

3、構(gòu)成系統(tǒng)框圖所需的時(shí)序進(jìn)行可行性分析，進(jìn)一步確定了系統(tǒng)結(jié)構(gòu)。系統(tǒng)采用包含場(chǎng)諧振器的單環(huán)前饋（CRFF）3階—位量化器結(jié)構(gòu)。 針對(duì)系統(tǒng)建模，論文引入了線(xiàn)性模型、quasi線(xiàn)性模型和主要應(yīng)用與系統(tǒng)穩(wěn)定性分析的非線(xiàn)性模型。實(shí)際電路包含著諸如運(yùn)放增益有限性、運(yùn)放帶寬有限性、開(kāi)關(guān)導(dǎo)通電阻、時(shí)鐘抖動(dòng)、時(shí)鐘饋通、電荷注入等非理想性。本文通過(guò)具體分析在線(xiàn)性模型下對(duì)這些非理想性建模得到更加完善的模型。 針對(duì)電路實(shí)現(xiàn)，主要的電路模塊運(yùn)放和比

4、較器分別采用了電流鏡結(jié)構(gòu)AB類(lèi)輸出的運(yùn)放和離散時(shí)間比較器。設(shè)計(jì)的運(yùn)放在符合系統(tǒng)指標(biāo)的前提下同時(shí)具有高增益帶寬積低功耗高輸出擺幅的特點(diǎn)，而離散時(shí)間比較器具有高精度低功耗的優(yōu)點(diǎn)。運(yùn)放的開(kāi)關(guān)共模反饋電路和離散時(shí)間比較器與整體系統(tǒng)采用開(kāi)關(guān)電容結(jié)構(gòu)有很好的兼容性。 整體電路使用TSMC0．35μm混合信號(hào)CMOS工藝，采用Spectre進(jìn)行仿真。仿真表明，在信號(hào)輸入帶寬為1kHz，超采樣率為128條件下，調(diào)制器的動(dòng)態(tài)輸入范圍為102dB；