4階低失真高精度Sigma Delta調(diào)制器的研究與實現(xiàn).pdf

1、高精度電子秤、工業(yè)過程控制、醫(yī)療器械、儀器儀表等需要精密測量場合中，采用Sigma-Delta ADC是一個不錯的選擇。Sigma-Delta ADC的特點是精度高，但是速度低。在一些兆赫茲信號帶寬應(yīng)用中，如無線通信系統(tǒng)，高精度ADC的需求在不斷增加，采用傳統(tǒng)的ADC已經(jīng)無法滿足高的精度。因此，針對這種需求，在不會犧牲很大精度的情況下，增加Sigma-Delta ADC的速度，具有重要意義。針對傳統(tǒng)4階前饋Sigma-Delta調(diào)制器模

2、型在功耗和電路實現(xiàn)方面存在缺點，本文提出了改進(jìn)型的4階低失真、高精度Sigma-Delta調(diào)制器模型，并加以電路實現(xiàn)，以滿足當(dāng)前無線通信系統(tǒng)等應(yīng)用在精度和速度上對ADC的需求。本文的主要研究內(nèi)容如下：
　　本文首先從Sigma-Delta調(diào)制器系統(tǒng)級建模仿真開始，利用MATLAB SIMULINK搭建了調(diào)制器的行為級模型。調(diào)節(jié)并合理設(shè)計每級積分器的增益大小，防止調(diào)制器系統(tǒng)出現(xiàn)過載情況。統(tǒng)計并分析每一級積分器的輸出信號電壓大小的分布

3、，來確定積分器中運放所需要達(dá)到的輸出擺幅。調(diào)節(jié)積分器時序，改變傳統(tǒng)行為級模型，增加了模型中用于量化器和反饋DAC電路實現(xiàn)的時間，用于提高其線性度，解決了因其非線性引起Sigma-Delta調(diào)制器系統(tǒng)不穩(wěn)定的問題。在行為級模型仿真過程中，加入開關(guān)的熱噪聲、運放的白噪聲等非理想因素，進(jìn)一步驗證行為級模型可行性。
　　其次，在行為級模型的基礎(chǔ)上，采用SMIC0.18μm工藝對所提出的4階低失真、高精度Sigma-Delta調(diào)制器模型進(jìn)行

4、電路設(shè)計。在積分器電路實現(xiàn)過程中，根據(jù)每級積分器的特點，對其中的運放進(jìn)行單獨設(shè)計，在不影響整體性能的情況下，進(jìn)一步降低功耗。在比較器設(shè)計過程中，采用低功耗、軌至軌設(shè)計，相比于傳統(tǒng)的比較器，該比較器具有低電壓、無靜態(tài)功耗、全擺幅輸入的特點。對整體電路進(jìn)行瞬態(tài)仿真，利用MATLAB對仿真數(shù)據(jù)進(jìn)行處理，從而確定整體電路性能達(dá)到行為級模型的指標(biāo)。
　　最后，在SMIC0.18μm1P6M CMOS工藝下，對所提出的4階低失真高精度Sigm

5、a-Delta調(diào)制器進(jìn)行電路設(shè)計，并完成相應(yīng)的版圖。在版圖設(shè)計中，對部分MOS管，采用交叉匹配布局，提高匹配性。整個Sigma-Delta的版圖面積為1000μm*800μm。在1.8V的電源電壓和1.6V的參考電壓下，當(dāng)輸入正弦信號頻率947KHz和-6dBFS，采樣頻率為160MHz，過采樣率為32倍，后仿真得到的信噪比（Signal Noise Rate，SNR）和有效位（Effective Number Of Bits，ENOB