數(shù)傳系統(tǒng)接收部分的設(shè)計與實(shí)現(xiàn).pdf

1、在衛(wèi)星通信領(lǐng)域中,數(shù)傳分系統(tǒng)是衛(wèi)星有效載荷的重要組成部分。研究數(shù)傳分系統(tǒng)半物理仿真設(shè)備的意義在于通過該設(shè)備考察衛(wèi)星在特定頻段下通信的質(zhì)量和可行性。就數(shù)傳分系統(tǒng)半物理仿真設(shè)備地面接收部分而言,其承擔(dān)著接收、解調(diào)、復(fù)現(xiàn)星上數(shù)據(jù)以及存儲和轉(zhuǎn)發(fā)等多項任務(wù),不難看出其工作量是巨大的。因此,必須要搭建一個高性能的實(shí)時信號處理系統(tǒng)以滿足處理的需求。 本文的主要研究的主要任務(wù)就是設(shè)計并實(shí)現(xiàn)可供數(shù)傳分系統(tǒng)半物理仿真設(shè)備地面接收部分使用的通用高性能

2、實(shí)時信號處理系統(tǒng)。該系統(tǒng)的特點(diǎn)在于不僅具有很高的處理性能,同時還具有廣泛的通用性和深度的可擴(kuò)展性。目前,通用高性能實(shí)時信號處理技術(shù)已經(jīng)廣泛地應(yīng)用于衛(wèi)星通信、頻譜監(jiān)測、國防安全等重要領(lǐng)域,為國家各部門的建設(shè)提供了有力的支持。 本文提出了一種基于多DSP與FPGA的通用高性能實(shí)時信號處理系統(tǒng)架構(gòu)。由于系統(tǒng)的數(shù)據(jù)量巨大、實(shí)時性要求高,因此對DSP芯片的要求很高。綜合考慮多種因素,作者選擇使用兩片ADSP-TS201浮點(diǎn)DSP構(gòu)成系統(tǒng)處

3、理核心,并輔以FPGA解決高速數(shù)據(jù)傳輸通道的瓶頸問題。由于涉及多DSP并行處理技術(shù),采用合理的系統(tǒng)耦合模型變得十分重要。作者通過進(jìn)行全面細(xì)致的比較,選擇了松耦合與緊耦合相互結(jié)合的混合耦合模型,這樣不僅保證了系統(tǒng)處理的性能,同時也充分考慮了系統(tǒng)處理突發(fā)事件的要求。此外,作者還選配了一顆ADSP-BF533定點(diǎn)DSP加入系統(tǒng)當(dāng)中,豐富系統(tǒng)功能。 在文中,作者還給出了FPGA的基本設(shè)計與實(shí)現(xiàn)方案,并經(jīng)過實(shí)際調(diào)試,完成了FPGA數(shù)字設(shè)計