水聲接收陣測(cè)量系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf

1、水聲測(cè)量系統(tǒng)是獲得水聲科研數(shù)據(jù)的關(guān)鍵設(shè)備。隨著各國對(duì)海洋開發(fā)的重視，不同種類和型號(hào)的水聲測(cè)量系統(tǒng)逐漸被應(yīng)用于海洋環(huán)境的開發(fā)。測(cè)量系統(tǒng)的性能也隨著高精度的采集芯片和高主頻并行主控芯片的研發(fā)而有了很大的提高。本文研究設(shè)計(jì)的測(cè)量系統(tǒng)具有高精度的采樣性能并能夠進(jìn)行大數(shù)據(jù)量傳輸，本文主要描述對(duì)硬件電路的設(shè)計(jì)和相應(yīng)軟件程序的開發(fā)和實(shí)現(xiàn)。
　　測(cè)量系統(tǒng)選擇具有高速并行處理能力的Altera的FPGA作為數(shù)據(jù)采集和網(wǎng)絡(luò)傳輸?shù)闹骺匦酒Ｓ布到y(tǒng)的其

2、他相應(yīng)電路模塊有網(wǎng)絡(luò)傳輸電路模塊、采集系統(tǒng)電路模塊、調(diào)理電路模塊、電源電路模塊。
　　軟件系統(tǒng)的設(shè)計(jì)主要包括在Qsys中的硬件生成、自定義的IP核編寫、軟件程序的編寫和存儲(chǔ)程序的編寫。硬件的生成是指在FPGA的Qsys軟件中根據(jù)系統(tǒng)所需的硬件單元生成相應(yīng)模塊并為各單元模塊分配相應(yīng)基地址。自定義的IP核用硬件描述語言Verilog書寫，通過在Qsys軟件中的相應(yīng)設(shè)置把程序封裝成IP核并在Qsys中生成相應(yīng)模塊。軟件程序的編寫是利用已