基于FPGA的DSP系統(tǒng)定點化過程中的自動化功耗分析.pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著依賴電池的無線通信系統(tǒng)和個人電腦計算設(shè)備的廣泛應(yīng)用，低功耗已經(jīng)成為數(shù)字信號處理設(shè)計的關(guān)鍵問題。因此，集成電路設(shè)計師在整個設(shè)計過程中，不僅要考慮他們的決定對速度和面積性能的影響，還必須考慮對功耗的影響。
　　低功耗設(shè)計大致分為系統(tǒng)級、行為級、RTL級、邏輯級、版圖級五個層次。按照自頂向下的電路設(shè)計方法，在不同設(shè)計層次上對功耗進行優(yōu)化時，改善的程度是不同的，設(shè)計層次越高，優(yōu)化所能達到的效果越好。關(guān)于VLSL功耗估計方法和EDA工具

2、較多，本文是針對可編程邏輯而有所不同，本文介紹了FPGA的結(jié)構(gòu)和基于FPGA的開發(fā)工具，研究和分析了低功耗設(shè)計的背景、功耗的組成和降低功耗的方法途徑，對各個層次的低功耗設(shè)計技術(shù)進行了研究和分析，并給出了FPGA的功耗優(yōu)化技術(shù)。
　　本論文將DSP系統(tǒng)級算法的定點化作為功耗優(yōu)化的主要研究對象，介紹了定點化的一般流程和轉(zhuǎn)換工具，并重點闡述了一種保證精度的快速位寬優(yōu)化方法。
　　本論文提出了一種基于Xilinx FPGA的DSP系

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論