帶SPI接口的超高速寬調(diào)諧范圍頻率合成器設計.pdf

1、時鐘在電子系統(tǒng)中扮演的角色十分重要，在通信系統(tǒng)、電子測量、儀器儀表等領域，時鐘的好壞直接影響整個系統(tǒng)的性能。當今，軟件無線電技術的廣泛應用和跳頻通信技術的不斷發(fā)展使得對于寬調(diào)諧范圍頻率合成器的需求越來越大。今后的發(fā)展趨勢有可能朝著用單片寬帶VCO實現(xiàn)寬調(diào)諧范圍頻率合成器的方向邁進。由于環(huán)形VCO比LC-VCO的調(diào)諧范圍要大，并且占用芯片面積更小，同時，噪聲性能可以通過參數(shù)的不斷優(yōu)化達到時鐘信號的要求，所以基于環(huán)形VCO的寬調(diào)諧范圍頻率合

2、成器出現(xiàn)得越來越多。
　　 本文在分析研究國內(nèi)外頻率合成器發(fā)展動態(tài)的基礎上，設計了一個適應超高頻率工作環(huán)境、調(diào)諧范圍寬的頻率合成器。它能夠?qū)崿F(xiàn)調(diào)諧范圍2.8GHz～5.6GHz，頻點間隔80MHz的頻率輸出,加以緩沖級電路，可以輸出方波或近似方波。電路在設計過程中采用了全定制和半定制相結合的方法，其中，可編程分頻器中的可編程計數(shù)器部分采用了半定制ASIC設計流程進行設計，而PLL系統(tǒng)的其他部分采用全定制流程設計。從混合仿真結果看

3、，系統(tǒng)工作性能良好。
　　 本次設計采用TSPC結構實現(xiàn)了一個無死區(qū),鑒相范圍為[-1.8π，1.8π]的線性PFD。采用了一個電流匹配范圍寬，電流失配小的結構實現(xiàn)了一個充放電電流為300μA的CP，后仿真結果顯示充放電電流在輸出電壓0.5V～1V范圍內(nèi)偏差不超過4μA，即1.4％；電流失配不超過3.2μA，即1.1％。采用三級環(huán)形結構，設計了一個后仿真調(diào)諧范圍大于3GHz，輸出5.6GHz信號時后仿相位噪聲約為-95dBc/H

4、z@1MHz的VCO。用混合設計方法實現(xiàn)了一個分頻比為35～70的可編程分頻器,并用全定制設計了一個工作頻率高于6.25GHz的前置8分頻器。環(huán)路濾波器部分采用二階結構，并用片外元件實現(xiàn)。前仿真結果顯示環(huán)路在30μs左右鎖定，鎖定后VCO壓控信號線上的電壓變化幅度為0.0731mV。
　　 針對可編程分頻器部分控制端口較多的問題，本文在分析一些串行接口協(xié)議的基礎上選擇并設計了一個SPI串行接口電路，它每次操作可實現(xiàn)48位數(shù)據(jù)的寫