畢業(yè)論文--鎖相頻率合成器的設計

1、<p>　　第一章 頻率合成器概述</p><p>　　1.1 頻率合成器的概念及其發(fā)展</p><p>　　所謂頻率合成，又稱頻率綜合，簡稱頻綜，是由一個（或幾個）具有低相噪、高精度和高穩(wěn)定度等綜合指標的參考頻率源經過電路上的混頻、倍頻或分頻等信號處理，以便對其進行數學意義上的加、減、乘、除等四則運算，從而最終產生大量具有同樣精確度與穩(wěn)定度的頻率源[1]。頻率合成技術起源于二

2、十世紀三十年代 ，至今已有近七十年的歷史。頻率合成器是電子系統(tǒng)的心臟，是決定電子系統(tǒng)性能的關鍵設備，隨著現代軍事、國防及無線通信事業(yè)的發(fā)展，移動通信、雷達、制導武器、電子測量儀器和電子對抗等電子系統(tǒng)對頻率合成器提出了越來越高的要求。世界各國都非常重視頻率合成器的研究與應用，低相位噪聲、高純頻譜、高速捷變和高輸出頻段的頻率合成器已經成為頻率合成發(fā)展的主要趨勢。</p><p>　　對于頻率合成器，主要有六項性能指

3、標：頻率范圍、頻率分辨能力、頻率轉換時間、頻率準確度和頻率的穩(wěn)定度、相位噪聲、頻譜純度。這六項指標影響著整個頻率合成器的方案論證，成本估算，體積考慮和功耗等方面。其中相位噪聲，頻率轉換時間為最的關鍵指標。這六項指標為是設計頻率合成器的最基本的依據 [7]。</p><p>　　隨著數字信號理論、計算機技術、DSP 技術及微電子技術的發(fā)展，在頻率合成領域誕生了一種革命性的技術，這便是二十世紀七十年代出現的DDS(D

4、irect Digital Synthesis)——直接數字頻率合成技術。1971 年，J.Tierney 和 C.M.Rader 等人在數字頻率合成器一文中首次提出了一種新型的頻率合成技術——數字頻率合成(DDS)的概念[3]。從而揭開了頻率合成技術發(fā)展的新篇章，這標志著頻率合成技術邁進了第三代。DDS 技術是利用數字方式累加相位，再以相位和來查詢正弦函數表得到正弦波的離散數字序列，最后經 D/A 變換形成模擬正弦波的頻率合成方法。D

5、DS 頻率合成技術的優(yōu)點是具有輸出頻率相對帶寬高，頻率分辨率高，頻率轉換時間快，頻率變化時相位保持連續(xù)，任意形狀的周期信號均可以合成，同時輸出正交信號的能力，數字調制能力強，集成度高，體積小，控制方便，便于與計算機相連接。容易實現線性調頻和其他各種頻率﹑相位﹑幅度調制，輸出頻率的穩(wěn)定度及相噪等指標與系統(tǒng)時鐘相當，全數字化便于單片集成等優(yōu)良性能。因此在短短二三十年時間里，得到了飛速的發(fā)展和廣泛的應用[6]。</p><

6、p>　　另外，有一種典型的頻率合成器稱為混合式頻率合成器（Hybrid Frequency </p><p>　　Synthesis） ，如前所述，PLL 頻率合成技術具有高頻率、寬帶、頻譜質量好的優(yōu)點，但是其頻率切換速度低，只能達到微秒級。而DDS技術則具有高速頻率捷變能力（可以達到納秒級） 、高度的頻率和相位分辨能力，但目前尚不能做到寬帶，頻譜純度也不如PLL。在設計電路時經常要在帶寬、頻率精度、頻率切

7、換時間、相位噪聲等要求中折衷考慮[2]。因此，出現了多種將兩種技術結合起來構成DDS與 PLL混合技術實現頻率合成的方案，DDS＋PLL 頻率合成就是以DDS作為 PLL 的參考源驅動 PLL的一類混合型頻率合成技術.DDS 有輸出步長小而又有較高相噪的優(yōu)點，但同時又有雜散較多的缺點。而PLL 在輸出步長小時，相位噪聲差，但它對雜散的抑制性能良好。所以DDS與PLL 兩種頻率合成技術結合起來，取長補短，相得益彰，是一種非常合理的頻率合成

8、解決方案。因此DDS＋PLL 頻率合成已經成為目前使用最為廣泛的頻率合成技術之一[8]。</p><p>　　1.2 頻率合成技術近況及其展望</p><p>　　近年來隨著GSM、GPRS、3G、BlueTooth乃至已經提出標準的4G等移動通信以及LMDS、無線本地環(huán)路等無線接入的發(fā)展，同時加上合成孔徑雷達、多普勒脈沖雷達等現代軍事、國防、航空航天等在科技上的不斷創(chuàng)新與進步，世界各國

9、都非常重視頻率合成器的發(fā)展。所有的這些社會需求以及微電子技術、計算機技術、信號處理技術等本身的不斷進步都刺激了頻率合成技術的發(fā)展[3]。</p><p>　　就鎖相環(huán)頻率合成方面而言，隨著各生產頻率合成芯片的公司如 Qualcomm、ADI、NSC、Motorola、PSC 及 Cypress 等相繼推出各自的優(yōu)勢產品，使得 PLL 頻率合成的發(fā)展表現出以下趨勢： </p><p>　　1

10、、頻率合成器芯片各項技術指標大大提高。以 PLL 頻綜為例，如美國國家半導體公司的LMX243X 頻綜芯片的噪聲基底已達到－219dBc/Hz，還有如美國 PEREGEINE 公司的 PE3236，Qualcomm 公司的 Q3236 等等性能優(yōu)良的頻綜芯片；同時，PLL 芯片的體積和功耗也越來越?。恍酒墓ぷ黝l率越來越高，如 ADI 公司在 Si 片上生產的 PLL頻率合成芯片已能工作到 7GHz。 </p><p

11、>　　2、鑒相器不再使用傳統(tǒng)的電壓型，而是采用電流型電荷泵技術，使得鑒相器的輸出變?yōu)檎`差電流而不是誤差電壓。電荷泵鎖相頻率源具有低功耗、高速、低抖動、低成本等特點。理想的電荷泵具有無限大的環(huán)路增益，若不考慮壓控振蕩器的電壓輸入范圍，則該環(huán)路具有無限大的頻率牽引范圍。由于電荷泵技術的使用，在鎖相環(huán)路濾波設計時就可以采用無源的環(huán)路濾波器。這樣的結果是一方面鎖相環(huán)仍然可以獲得理想二階環(huán)路濾波器的性能；另一方面它可以改善因環(huán)路濾波中存在有

12、源器件而使相噪的惡化，視具體情況不同，一般來說有 3～8dB 的相噪改善。當然，環(huán)路中采用有源濾波來抑制雜散又另當別論。 </p><p>　　3、小數（分數）分頻(Fraction-N)頻率合成器的崛起。整數分頻 PLL 的步長和分辨率是一對矛盾。雖然 DDS 的步長和分辨率可做得很小，但輸出頻率不高，雜散很大。但現代的分數頻率合成器則很好的解決了這個問題。由于采用全數字Σ－Δ內插調制器，大大地抑制了量化噪聲，

13、同時也克服了傳統(tǒng)模擬相位內插（API）的電路復雜、調試困難等缺點。分數鎖相環(huán)具有寬帶、低相噪、高分辨率等優(yōu)良性能。如美國國家半導體公司的 LMX2471Delta-Sigma Fractional-N RF/IF Dual，最高工作頻率達3.6GHz,噪聲基底達－210 dBc/Hz，功耗 5.6mA[2]。 </p><p>　　4、頻綜芯片的外圍芯片技術指標也有很大的提高，這就進一步提高了頻率合成器的性能和指

14、標。如 VCO、晶體振蕩器等的噪聲性能也越來越高[4]。 </p><p>　　在DDS 頻綜方面，目前生產 DDS 芯片公司主要有美國的 ADI、QualcommSciteg、電子科技大學碩士學位論文分數分頻鎖相環(huán)頻率合成器的研究 7Standford、Harris 及 Synegy 等公司以及法國的 Omerga、Dassault 公司等。市場上性能優(yōu)越的DDS芯片也層出不窮， Qualcomm公司推出了DD

15、S系列Q2220、 Q2230、 Q2334、Q2240、Q2368，其中 Q2368 的時鐘頻率 130MHz，分辨率 0.03Hz，雜散-76dBc， 變頻時間 0.1μs；Sciteq 公司也推出了系列化的 DDS 產品，其中 ADS-431 的時鐘頻率為1.6GHz，可正交輸出，分辨率1Hz，雜散-45dBc，變頻時間30ns；此外，美國Analog Device 公司也相繼推出了他們的 DDS 系列：AD9850、AD9851

16、，可以實現線性調頻的AD9852，兩路正交輸出的 AD9854 以及以 DDS 為核心的 QPSK 調制器 AD9853、數字上變頻器 AD9856 和 AD9857。 AD9858 的時鐘頻率 1000MHz， 相躁－14</p><p>　　此外， 在微波頻段的頻率合成中還有另外一種重要的技術， 那便是介質諧振器(DR)穩(wěn)頻的振蕩器(DRO)。DR 的高 Q 特性使其充當了“微波晶振”的角色，故在微波頻段的頻

17、率合成中通過使用 DRO 便能夠極其容易地實現微波頻率源的低相位噪聲。 DR 兼具價格低廉與諧振頻率溫度系數可正可負的優(yōu)良特性，這一特性可以大大提高 DRO 的頻率溫漂性能，在這一點上普通的晶振是無法實現的，因為普通晶振要想減小溫漂只有采用 TCXO（TEMPERATURE COMPENSATION CRYSTAL OSCILLATORS－溫補晶振）或 OCXO（OVEN CONTROLLED CRYSTAL OSCILLATORS－恒

18、溫晶振）,這將增加其實現的復雜性。用 GaAs-MESFET 做成的 DRO 在微波波段（≥10GHz），其相位噪聲很容易做到-100—-120dBc/Hz@10KHz。DRO 的缺點是無法實現寬帶多頻點。但是 DRO 在點頻工作時具有很大的優(yōu)勢，所以 DRO 頻率合成器是一種具有很大發(fā)展與應用前景的微波頻率源。</p><p>　　盡管上述各種頻率合成技術各有優(yōu)點， 但現在的頻綜發(fā)展趨勢是將 DS、 PLL、

19、DDS、DRO、混頻、倍頻等技術合理組合使用，這樣使得頻率合成器的相位噪聲，雜散指標、跳頻時間和輸出頻率范圍等技術指標大大提高。如鎖相環(huán)介質壓控振蕩器（PLL-DRVCO）可使相位躁聲在很寬的付氏頻率范圍內保持很低。此外采用多環(huán)以及混頻 PLL 也是減小相位躁聲與雜散信號的常用方法。</p><p>　　1.3 本文的主要研究內容和意義</p><p>　　頻率源是任何電子系統(tǒng)必不可少的，

20、并且在很大程度上決定了系統(tǒng)的性能，可稱之為電子系統(tǒng)的心臟。頻率合成器就是一個高性能的頻率源，它可使得從大量頻率中選擇某一工作頻率變得極其精確、迅速和方便。鎖相合成技術是基于鎖相環(huán)路的同步原理，從一個高準確度、高穩(wěn)定度的參考晶體振蕩器，綜合出大量離散頻率的一種技術。鎖相頻率合成器技術性能越優(yōu)，且集成度高，可靠性能好，成本低廉，是目前工程應用中最為普遍的。</p><p>　　在現代無線通信系統(tǒng)中，頻率合成器的高相噪

21、、小步長和低分辨率等指標是決定系統(tǒng)性能的一個關鍵性因素。高的相噪指標能提高系統(tǒng)的信噪比，降低臨近信道干擾，增加信道之間的隔離度；小步長和低分辨率能提供較多的可用頻點數。而鎖相跳頻源作為當今頻率源的主流，可見研究其低噪聲性能很有現實意義。</p><p>　　第二章 鎖相環(huán)的設計</p><p>　　鎖相環(huán)是一個相位自動控制系統(tǒng)，其基本框圖如圖 2－1，它主要由三部分構成：鑒相器（PD）、

22、環(huán)路濾波器（LPF）、壓控振蕩器（VCO）。鑒相器是相位比較裝置，用來檢測輸入信號瞬時相位θi(t)與反饋瞬時相位θo(t) 之間的相位差θe(t) ，產生對應于兩信號相位差θe(t)的誤差電壓Ud(t)。環(huán)路濾波器的作用是濾除誤差電壓Ud(t)中的高頻成分和噪聲，以保證環(huán)路要求的性能，增加系統(tǒng)的穩(wěn)定性[7]。壓控振蕩器守控制電壓)uc(t)的控制，使壓控振蕩器的頻率向輸入信號的頻率靠攏，也就是使差拍頻率越來越低，直至消除頻差而鎖定。&

23、lt;/p><p>　　圖2-1鎖相環(huán)路的基本構成</p><p>　　鎖相環(huán)是一個相位負反饋控制系統(tǒng)。它比較輸入信號和壓控振蕩器輸出頻率之間的相位差，從而產生誤差控制電壓來調整壓控振蕩器的頻率，以達與輸入信號同頻。在環(huán)路開始工作時，通常輸入信號的頻率與壓控振蕩器未加控制電壓時的振蕩頻率是不同的，由于兩信號之間存在固有頻差，他們之間的相位差勢必一直在變化，會不斷地變到超過 2π，而鑒相器的特性

24、是以 2π為周期，結果鑒相器輸出的誤差電壓就在某一范圍內擺動。在這種誤差電壓控制下，壓控振蕩器的頻率也就在相應的范之內變化。若壓控振蕩器的頻率能夠變化到與輸入信號頻率相等，便有可能在這個頻率上穩(wěn)定下來（當然只有在一定的條件下才可能這樣）。達到穩(wěn)定之后，輸入信號和壓控振蕩器輸出信號之間的頻差為零，相位差不再隨時間變化，誤差電壓為一固定值，這時環(huán)路就進入鎖定狀態(tài)。</p><p>　　2.1鑒相器（PD）的設計<

25、;/p><p>　　鑒相器是一個相位控制比較器， 用來檢測輸入瞬時相位θi(t)與反饋瞬時相位θo(t)之間的相位差θe(t)。而輸出的誤差電壓Ud(t)是相位差θe(t)的函數。即：</p><p>　　Ud(t)=f[θe(t)]</p><p>　　其中函數f[θe(t)]稱為鑒相特性。 由此可以看出鑒相器在鎖相環(huán)中起誤差敏感元件作用。常用的正弦鑒相器可用模擬乘法

26、器與低通濾波器的串接作為模型,如圖2-2(a)所示；</p><p>　　鑒相器的數學模型，如圖2-2(b)所示。</p><p>　　圖2-2(a ) 圖2-2（b）</p><p>　　2.2 壓控振蕩器（VCO）的設計</p><p>　　壓控振蕩器是一個電壓—頻率變換裝

27、置， 它的振蕩頻率應隨輸入控制電壓uc(t)線性的變化[7]。即：</p><p>　　ωv(t)=ωo+Kouc(t)</p><p>　　其中ωv(t)是壓控振蕩器的瞬時角頻率；Ko為壓控靈敏度，單位是[rad/s.V], ωo是環(huán)內壓控振蕩器的自由振蕩角頻率,它也是環(huán)路的一個重要參數。 </p><p>　　實際應用中的壓控振蕩器的控制特性只有有限的線性控制

28、范圍，超出這個范圍壓控靈敏度會下降。壓控振蕩器的輸出是反饋到鑒相器上，對鑒相器輸出誤差電壓uc(t)起作用的不是其頻率，而是相位。其傳輸函數為：</p><p>　　θo(t)=KOuc(t)/s</p><p>　　上式包含一個積分算子 1/s，這是相位與 角頻率之間的積分關系形成的。這個積分是壓 控振蕩器固有的，因此通常稱壓控振蕩是 PLL 中的固有積分環(huán)節(jié)。這個積分作用在路中起著相當

29、重要的作用。</p><p><b>　　圖2-3壓控曲線</b></p><p>　　實際應用中的壓控振蕩器的控制特性只有有限的線性控制范圍，超出這個范圍壓控靈敏度會下降。上圖中的實線是實際的壓控曲線。壓控振蕩器的輸出是反饋到鑒相器上，對鑒相器輸出誤差電壓uc(t)起作用的不是其頻率，而是相位[8]。</p><p>　　2.3 環(huán)路濾波器

30、(LPF)的設計</p><p>　　環(huán)路濾波器具有低通特性，它可以起到低通濾波器的作用，更重要的是它對環(huán)路參數調整起著決定性的作用[9]。環(huán)路濾波器是一個線性電路，由電阻、電容、電感（有時還包括運算放大器）組成，在時域分析中可用一個傳輸算子F(p)來表示，其中p(d≡/dt)是微分算子；在頻域分析中可用傳輸函數F(s)表示，其中s(jα+?)是復頻率；若用sj=?代入F(s)就得到它的頻率響應F(j?),故環(huán)路

31、濾波器模型可表示如下圖:</p><p>　　Ud(t) F(p) Uc(t) ud(s) F(s) uc(s)</p><p>　　圖 2-4環(huán)路濾波器的模型</p><p>　　環(huán)路濾波器有無源濾波器和有源濾波器兩種類型，常用的環(huán)路濾波器有 RC積分濾波器、無源比例積分濾源波器和有源比例積分濾波器。</p><

32、p>　　系統(tǒng)采用的環(huán)路結構是四階無源環(huán)，如圖2－4。由于電荷泵輸出電壓最高輸出只有 2.5V，低于輸出頻率所需的調諧電壓，所以在 3 R 3 C 極點前加了一級運放，以保證足夠大的壓控電壓，同時還增強了兩級環(huán)路濾波器之間的隔離度。</p><p>　　圖2-5 4階無源濾波器</p><p>　　環(huán)路濾波器的阻抗Z（s）定義為VCO的輸出電壓除以PLL的電荷泵電流：</p&

33、gt;<p>　　定義時間常數T1、T2、T3、T4：</p><p>　　T1＝（R2×C2×C1）/A0 T2＝R2×C2 T3＝T1×T31</p><p><b>　　T4＝T1×T41</b></p><p>　　A0＝C1＋C2+C3+C4 （T31、T41必

34、須小于1）</p><p>　　開環(huán)增益G(s): </p><p>　　Kφ電荷泵增益，Kvco VCO增益</p><p>　　相位裕量φ定義為180度減去前向環(huán)路增益（G(s)/N）相位：</p><p>　　φ=180+arctan(Wc×T2)-arctan(Wc×T1)- arctan(Wc×T3)-

35、arctan(Wc×T4)</p><p><b>　　近似求解得：</b></p><p>　　T2=由于是近似解，通?？紤]取一優(yōu)化因子λ </p><p>　　T2= 帶入上式，可求得T1:</p><p><b>　　T1=</b>&l

36、t;/p><p>　　由理論推導知，當環(huán)路帶寬為Wc前向環(huán)路增益等于1時可得A0：</p><p><b>　　A0=</b></p><p>　　其中A=1+R6/R5 </p><p><b>　　各元件值計算：</b></p><p>　　2.4 環(huán)路的相位模型的設計&l

37、t;/p><p>　　前面已分別得到了環(huán)路的三個基本部件的模型，按圖 2－1 的環(huán)路結構，將這三個模型連接起來得到環(huán)路的模型，如圖2-6所示；</p><p>　　圖2-6鎖相環(huán)路的相位模型</p><p>　　由圖上明顯看到，這是一個相位負反饋的誤差控制系統(tǒng)。輸入相位θ1(t)與反饋的輸出相位θ2(t)進行比較，得到誤差相位θe(t)，由誤差相位產生誤差電壓ud(t)

38、,誤差電壓經過環(huán)路濾波器F(s)的過濾得到控制電壓uc(t),控制電壓加到壓控振蕩器上使之產生頻率偏移，來跟蹤輸入信號頻率ωi(t)。在uc(t)的作用下，輸出頻率ωv(t)向輸入頻率ωi(t)靠攏，一旦達到相等時，若滿足一定的條件，環(huán)路就能穩(wěn)定下來，達到鎖定。鎖定之后，被控的壓控振蕩器頻率與輸入信號頻率相等，兩者之間維持一定的穩(wěn)態(tài)相位差[10]。</p><p>　　2.5 分數分頻器鎖相頻率合成器的設計<

39、;/p><p>　　鎖相頻率合成器的基本特性是，每當可編程分頻器的分頻比改變1時，得到德輸出頻率增量為參考頻率fr。若需要提高頻率的分辨力，就必須降低參考頻率，這就要引起環(huán)路帶寬的降低，環(huán)路帶寬的降低對噪聲和頻率轉換時間是不利的，我們設想，假設可編程分頻器能提供分數的分頻比，每次改變某位分數，就能在不降低參考頻率的情況下提高參考頻率分辨力了，可是，數字分頻器本身無法實現分數分頻。實際上，利用整數分頻的數字分頻器可以采

40、用一種平均的方法完成分數分頻。</p><p>　　其主要的技術指標為：（1）頻率合成器輸出頻率范圍為500~1000MHz；</p><p>　　（2）頻率合成器頻率分辨力為105Hz；</p><p>　　(3) 頻率合成器單邊帶相位噪聲〈-85dBc／1kHz／Hz</p><p>　　（4）頻率合成器雜散抑制﹥70dB</p&g

41、t;<p>　　本論文的創(chuàng)新點就是在原來的分數分頻鎖相頻率合成器的基礎上加了一塊芯片LMX2470來實現降低相位噪聲，頻率分辨率高。</p><p>　　第三章 分數分頻鎖相環(huán)頻率合成器的整體電路及功能分析</p><p><b>　　3.1整體電路</b></p><p>　　頻率合成器原理圖如圖所示。由于輸出頻率范圍1000－

42、1900MHz，選用RF環(huán)路，晶振采用20MHz溫補晶振IQTCXO－253，VCO選用Z－COMM公司的V590ME01。鑒相頻率確定為 5MHz，雖說 LMX2470的參考頻率可以達到30MHz，鑒相頻率可選為20MHz 或10MHz，但是在設計環(huán)路濾波器時，使得某些電容值很大，以至于很難實現。頻率步徑為10MHz。分辨率為1.2Hz、1.25kHz、2.5kHz分別進行測試。</p><p>　　圖3-3

43、 電路原理圖</p><p>　　3.1.1 LMX2470簡介</p><p>　　LMX2470是美國國家半導體公司新推出的高性能、低功耗、雙鎖相環(huán)芯片，其主要特點有：超低功耗（4.1mA） ；低相位噪聲；低分數雜散；雙模前置分頻比可編程（主環(huán)P＝16/17/20/21，副環(huán)P＝16/17 或8/9） ；12Bit和22Bit 可選分數分頻模；4階可編程∑△調制器；工作頻率高，主環(huán)分

44、數 N 分頻達 2.6GHz，副環(huán)整數 N 分頻達800MHz[14]。</p><p>　　LMX2470 芯片設有22 位的模數供選擇，可支持高比較頻率，其正常相位噪音為 -210dBc/Hz。裝設于其電路板上的晶體倍頻器可將時鐘頻率加大一倍，以提供更高的比較頻率，確保正常相位噪音為 -213dBc/Hz。這款芯片的分數低假信號不超過 -90dBc。 這款芯片的delta-sigma 調制功能能將頻帶

45、內的噪音及假信號驅逐出環(huán)路帶寬范圍之外。等級較高的調制器可以將更多噪音及假信號驅至高頻區(qū)，然后由環(huán)路濾波器進行濾波。LMX2470 芯片可讓用戶將調制器設定至第 4 級。 </p><p><b>　　第四章 結論</b></p><p>　　分辨率為 1.2Hz 時，分數分母設置為 4194303，分子取 1。環(huán)路濾波器參數如下(調試后)：</p>

46、<p>　　C1=1.3nF C2=153.9nF C3=3.9nF C4=6.6nF</p><p>　　R2=220Ω R3=160Ω R4=160Ω</p><p>　　用HP8564 測試合成器的相位噪聲和雜散指標如下(在1050.000MHz 測試)：</p><p>　　相位噪聲：－90dBc/Hz@1kHz -84d

47、Bc/Hz@10KHz</p><p>　?。?5dBc/Hz@50KHz －108dBc/Hz@100KHz</p><p>　　雜散（非諧波）：由于儀器的分辨率原因，觀察不到雜散。</p><p>　　分辨率為1.25kHz時，分數分母設置為4000，分子取1。環(huán)路濾波器參數如下：</p><p>　　C1=5.6nF C2=153

48、.9nF C3=5.6nF C4=7nF</p><p>　　R2=220Ω R3=240Ω R4=160Ω</p><p>　　用HP8564 測試合成器的相位噪聲和雜散指標如下表二所示：</p><p>　　分子1，分母4000，分辨率1.25K，相位噪聲最好模式時，環(huán)路參數稍有改變</p><p><b>

49、　　表二</b></p><p><b>　　由表可知，</b></p><p>　　相位噪聲：－86dBc/Hz@1kHz -80dBc/Hz@10KHz </p><p>　?。?5dBc/Hz@50KHz －107dBc/Hz@100KHz</p><p>　　雜散（非諧波）： <－35d

50、Bc</p><p>　　分辨率為 2.5kHz 時，分數分母設置為 4000，分子取 2。環(huán)路濾波器參數如下：</p><p>　　C1=6.7nF C2=154.7nF C3=6nF C4=9.2nF</p><p>　　R2=220Ω R3=330Ω R4=160Ω</p><p>　　用 HP8564 測試合成器的相位噪

51、聲和雜散指標如下表三所示：</p><p>　　分子2，分母4000，分辨率2.5K，相位噪聲最好模式時，環(huán)路參數稍有改變</p><p><b>　　表三</b></p><p><b>　　由表可知，</b></p><p>　　相位噪聲：－88dBc/Hz@1kHz -80dBc/Hz@10

52、KHz</p><p>　?。?5dBc/Hz@50KHz －108dBc/Hz@100KHz</p><p>　　雜散（非諧波）：<－35dBc</p><p>　　由上面的指標可見，跳頻源的設計和調試取得了很好的結果。由分數分頻鎖相環(huán)的原理可知，分子為1時，其一階分數雜散占主導作用，分子為2時，其二階分數雜散占主導作用，由以上結果可知，這一結論也得到了很

53、好的證實。</p><p><b>　　參考文獻</b></p><p>　　[1]胡宴如，耿蘇燕。高頻電子線路[M]北京：高等教育出版社，2004.12</p><p>　　[2]張肅文，陸兆熊.高頻電子線路[M].北京：高等教育出版社，1993年.51-55</p><p>　　[3]童詩白，華成英.模擬電子技術基礎

54、[M].北京：高等教育出版社，2001年.121-130.</p><p>　　[4]閻石.數字電子技術基礎[M].北京：高等教育出版社，1998年.211-213.</p><p>　　[5]張厥盛，鄭繼禹，萬心平.鎖相技術[M].西安：西安電子科技大學出版社，2005年.1-9.</p><p>　　[6]樊昌信，張甫翊，徐炳祥等.通信原理[M].北京：國防工業(yè)

55、出版社，2001年.</p><p>　　[7]王家禮、孫璐。頻率合成技術[M].西安：西安電子科技大學出版社，2009,09</p><p>　　[8]張有正、陳尚勤、周正中.頻率合成器[M].北京：人民郵電出版社，1984.15-18.</p><p>　　[9]張肅文。高頻電子線路[M].北京：高等教育出版社，2004.11</p><p&

56、gt;　　[10]沈偉慈。高頻電路[M].西安：西安電子科技大學出版社，2000,5</p><p>　　[11]Egan,Willam F.,Frequency Synthesis by Phase Lock John Wiley&Sons，1981.</p><p>　　[12]Holmes,J.K.,Coherent Spread Spectrum Systems, John

57、 Wiley&Sons，1982.</p><p>　　[13 H.C.Burger, “Wahre Und Scheinbare Intensittsverteilung In Spektrallinien. II.”,Z.Phys. 81 (1933) 428.</p><p>　　[14]王德凡、蘭海峰、劉佑華.MOTOROLA大規(guī)模集成電路鎖相環(huán)頻率合成器器件[J].198

58、7.3，1987.6.</p><p>　　[15張冠百．鎖相與頻率合成技術[M]．北京：電子工業(yè)出版社，1995：34-75．</p><p><b>　　致 謝</b></p><p>　　本課題是在我的指導老師XX老師的精心指導下完成的。在寫作過程中，我的指導老師XX老師傾注了大量的心血，從選題至開題報告，從課題的構架及寫作提綱

59、，再到一遍又一遍地指出每個環(huán)節(jié)中的具體問題，嚴格把關，循循善引，直到論文的完成。XX老師始終都給予了細心的指導和不懈的支持，并且在耐心指導論文設計之余，XX老師仍不忘拓展相關知識范圍，讓我們學習到相關知識。在此我表示衷心的謝意。值得一提的是，XX老師對學生認真負責，在他的身上，我們可以感受到一個學者的嚴謹和務實，這些都讓我們獲益菲淺，并且將終生受益無窮。借此機會向XX老師表示最衷心的感謝！</p><p>　　同

60、時，本設計最終得以順利完成，也是與我們學院其他老師的幫助分不開的，雖然他們沒有直接參與我的論文指導，但在開題時也給我提供了不少的意見，提出了一系列可行性的建議，他們是XXX老師，XX老師等，在此向他們表示深深的感謝！</p><p>　　此外，感謝各位老師大學四年以來對我學習的悉心指導和諄諄教誨令我終身受益。在各位老師的指導下，我在各方面的能力都得到了相應的提高。在大學四年生活中，不斷得到各位老師、同學的關心與幫