并行多處理器系統(tǒng)容錯的研究與實現(xiàn).pdf

1、隨著科學(xué)技術(shù)的發(fā)展，工業(yè)生產(chǎn)自動化的程度日益提高，自動化控制系統(tǒng)也日趨復(fù)雜。不但對控制系統(tǒng)的處理速度提出了更高的要求，而且要求系統(tǒng)也同時需要具有很高的安全可靠性以及及時準(zhǔn)確性。這就要求控制系統(tǒng)在硬件上，特別是軟件上既要保證系統(tǒng)的實時性，同時又能很快的處理系統(tǒng)中出現(xiàn)的錯誤。正是在這種前提下，并行技術(shù)與多處理器技術(shù)得到了廣泛的應(yīng)用，并且相互融合，產(chǎn)生了多處理器并行技術(shù)。容錯(Fault-tolerance)技術(shù)即容忍故障，考慮故障一旦發(fā)生時

2、能夠自動檢測出來并使系統(tǒng)能夠自動恢復(fù)正常運行。當(dāng)某些指定的硬件故障或軟件錯誤發(fā)生時，系統(tǒng)仍能執(zhí)行規(guī)定的一組程序，或者說程序不會因系統(tǒng)中的故障而中止或被修改，并且執(zhí)行結(jié)果也不包含系統(tǒng)中故障所引起的差錯。本文的主要內(nèi)容就是闡明如何在并行多處理器系統(tǒng)中實現(xiàn)系統(tǒng)容錯的具體方法。 本文首先分析了并行多處理器系統(tǒng)容錯所需要的多處理器技術(shù)、并行計算技術(shù)以及容錯技術(shù)的理論。其次再結(jié)合所使用的系統(tǒng)，闡述并行多處理器系統(tǒng)容錯的硬件基礎(chǔ)以及具體的軟件

3、實現(xiàn)方法。本文的著重點是并行多處理器系統(tǒng)容錯的軟件實現(xiàn)。文章分別從系統(tǒng)的實時任務(wù)和后臺任務(wù)兩個方面闡明了實時容錯以及自檢容錯兩種容錯方式的具體實現(xiàn)過程。 實時容錯主要是在系統(tǒng)的正常運行中，隨時檢測系統(tǒng)中CPU、總線及總線上IO設(shè)備、外圍傳感器、多CPU間通訊、輸入輸出數(shù)據(jù)等功能模塊的工作狀態(tài)。根據(jù)檢測結(jié)果依次判斷各個功能模塊是否出現(xiàn)故障，甚至導(dǎo)致整個系統(tǒng)出現(xiàn)不穩(wěn)定的狀態(tài)，并隨時將檢測故障的數(shù)據(jù)告訴監(jiān)控人員，由其決定系統(tǒng)是否需要繼

4、續(xù)工作。這些都是由根據(jù)并行多處理器系統(tǒng)的特點所決定的。 自檢容錯是在系統(tǒng)維護時執(zhí)行的任務(wù)，沒有實時性的要求，一定要確保完成所需要的自檢內(nèi)容。程序主要檢測各種硬件設(shè)備的工作狀態(tài)是否正常，通過先將數(shù)據(jù)寫到輸出端口，再將從輸入端口讀回的反饋數(shù)據(jù)與預(yù)期結(jié)果進行比較的方法來判斷各個設(shè)備的工作狀態(tài)。自檢完成后，將各個設(shè)備的故障記錄告知維護人員，由維護人員根據(jù)具體的故障信息對系統(tǒng)硬件進行處理，更換故障設(shè)備，并決定系統(tǒng)是否可以投入到正常的工作中