基于LowK介質QFN銅線鍵合缺陷分析與可靠性的改善.pdf

1、隨著國際金價的不斷攀升，金線封裝的成本已經不能滿足廣大客戶群的需求。因此新的替代材料銅自從2000年以來不斷進入封裝產業(yè)。加上2009年的金融危機使得電子芯片產品的成本更加低廉，因此高產量低成本封裝成為當前封裝產業(yè)發(fā)展的方向，從而銅線封裝成為更受歡迎的選擇，尤其是在一些細節(jié)距的產品中應用更為廣泛，它的另一個優(yōu)點在于具有更好的強加速應力測試可靠性能。
　　最近幾年很多國內外論文研究銅線中焊線鍵合的優(yōu)越性。與金線鍵合相比較，其最明顯的

2、意義就在于它的廉價成本，具有良好的電性能和熱電學效應及其可靠性。從90nm以下集成電路制造工藝開始層間結構都采用低介電常數(shù)介質和銅金屬層，并在介電層和銅之間添加氮化鉭或鉭阻擋層，隨著每一個新的集成電路越來越低的層間電介質介電常數(shù)的技術節(jié)點和銅互連技術的發(fā)展，因此銅線鍵合對于焊盤的損傷風險，變得更加嚴峻。這些低介電常數(shù)材料和相對較低的粘附強度材料組成的層間介質與銅堆疊是增加銅引線鍵合損傷風險的主要原因。然而對于低介電常數(shù)的內在脆且晶圓較差

3、的層間粘附性，加上銅比金具有更高的機械強度和硬度，并且需要使用更嚴重的引線鍵合的參數(shù)（較高的力，更高的功率，較高的溫度）。加上電子打火后的銅焊球表面容易氧化，更加增強了其硬度，在以上因素的共同作用下，焊盤容易形成成坑，對于脆的低介電常數(shù)介質的芯片而言，成坑的結果就是層間介質層斷裂，致使電路短路或者斷路，最終導致芯片電性能失效。因此，這就成為封裝行業(yè)最大的挑戰(zhàn)。因此需要更為嚴謹?shù)你~線鍵合的研究。我們可以通過兩大方面對層間介質斷層進行優(yōu)化改

4、進。一方面，優(yōu)化層間介質結構，通過對不同焊盤結構分析總結出各自的優(yōu)缺點；另一方面，優(yōu)化鍵合工藝參數(shù)，本論文基于QFN封裝銅線鍵合，對55nm低介電常數(shù)芯片進行實驗設計，主要的研究方向就是通過了解銅線材料的固有特性，以及所使用的惰性氣體的特性，包括晶圓芯片工藝設計來實現(xiàn)降低缺陷的情況下，基于低介電常數(shù)介質鍵合缺陷的分析。從而根據(jù)分析的結論提出相對于改善缺陷的方法，使得銅線封裝可以得到更高的良率。
　　本論文的研究方向就是通過分析這些

5、材料的鍵合環(huán)境特性以及芯片焊盤的結構設計，進而采用最優(yōu)材料，在最優(yōu)環(huán)境下。并通過鍵合工藝的的優(yōu)化，使得焊盤損傷概率降到最低。
　　對于改善缺陷的方法，銅線鍵合參數(shù)優(yōu)化是一種行之有效的方法，但是這種方案的有效實施，需要更可靠的材料及穩(wěn)定環(huán)境的支持，才能使其優(yōu)勢得到充分發(fā)揮，本論文著重從以下幾個方面來開展研究:1）結合現(xiàn)有工藝條件，逐步分析材料的特性，鍵合環(huán)境的特性；2）根據(jù)晶圓制造工藝的特點，根據(jù)大量數(shù)據(jù)的論證，總結出針對銅線鍵合的