基于FPGA的跳頻擴(kuò)頻實(shí)驗(yàn)系統(tǒng)研究.pdf

1、跳頻擴(kuò)頻通信是目前國(guó)際上研究的熱點(diǎn)課題。它具有抗干擾能力強(qiáng)、截獲概率低、信號(hào)隱蔽和易于組網(wǎng)等優(yōu)點(diǎn)，被廣泛應(yīng)用于軍事和民用領(lǐng)域。擴(kuò)頻分直接序列擴(kuò)頻、跳頻擴(kuò)頻、跳時(shí)擴(kuò)頻、脈沖線性擴(kuò)頻及混合方式等，其中最常用的是直接序列擴(kuò)頻和跳頻擴(kuò)頻。
　　 本文研究跳頻擴(kuò)頻通信實(shí)驗(yàn)系統(tǒng)。包括系統(tǒng)結(jié)構(gòu)，硬件電路設(shè)計(jì)和軟件設(shè)計(jì)。由于FPGA具有低功耗、低成本、高可靠性和開發(fā)周期短等優(yōu)點(diǎn)，在通信和電子等領(lǐng)域得到廣泛的應(yīng)用，因此系統(tǒng)核心部分采用FPGA實(shí)現(xiàn)

2、。
　　 文中首先對(duì)跳頻通信發(fā)展現(xiàn)狀進(jìn)行分析，根據(jù)跳頻通信原理給出實(shí)驗(yàn)系統(tǒng)整體結(jié)構(gòu)，完成跳頻發(fā)射模塊、跳頻接收模塊、同步以及控制系統(tǒng)模塊的設(shè)計(jì)。其中頻率合成器采用直接數(shù)字頻率合成器(DDS)，具有頻率分辨率高、頻率范圍寬、轉(zhuǎn)換速率快和相位連續(xù)等優(yōu)點(diǎn)，可很好的完成跳頻載波要求。為方便學(xué)生觀察信號(hào)，在每個(gè)模塊中的關(guān)鍵部分都設(shè)置了測(cè)試點(diǎn)。實(shí)驗(yàn)系統(tǒng)在結(jié)構(gòu)上采用通用底板和總線控制方式，各功能模塊也采用統(tǒng)一的結(jié)構(gòu)，使系統(tǒng)具有靈活組合、易升級(jí)