eda課程設(shè)計(jì)(汽車尾燈設(shè)計(jì)與實(shí)現(xiàn))

1、<p><b>　　EDA課程設(shè)計(jì)</b></p><p>　　課題名稱：汽車尾燈的設(shè)計(jì) </p><p>　　院 系：信息科學(xué)與工程 </p><p><b>　　專業(yè)班級(jí)：</b></p><p><b>　　姓 名：</b></p>

2、<p><b>　　學(xué) 號(hào)：</b></p><p><b>　　指導(dǎo)老師：</b></p><p>　　2013.12.20</p><p><b>　　目錄</b></p><p><b>　　摘 要I</b></p>

3、<p>　　第1章 選題依據(jù)1</p><p>　　1.1 汽車尾燈的國(guó)內(nèi)外發(fā)展現(xiàn)狀1</p><p>　　1.2 可編程器件的發(fā)展1</p><p>　　1.3 可編程器件在汽車電子上的運(yùn)用2</p><p>　　1.4 設(shè)計(jì)內(nèi)容和目標(biāo)3</p><p><b>　　EDA

4、設(shè)計(jì)流程3</b></p><p>　　第2章 EDA、VHDL簡(jiǎn)介4</p><p>　　2.1 EDA技術(shù)4</p><p>　　2.1.1 EDA技術(shù)的概念4</p><p>　　2.1.2 EDA技術(shù)的特點(diǎn)4</p><p>　　2.1.3 EDA設(shè)計(jì)流程4</p>

5、<p>　　2.2 硬件描述語(yǔ)言（VHDL）4</p><p>　　2.2.1 VHDL簡(jiǎn)介4</p><p>　　2.2.2 VHDL語(yǔ)言的特點(diǎn)5</p><p>　　第3章 設(shè)計(jì)實(shí)現(xiàn)6</p><p>　　3.1 汽車尾燈控制器的工作原理6</p><p>　　3.1.1 功能描

6、述6</p><p>　　3.1.2 模塊設(shè)計(jì)6</p><p>　?。?）汽車尾燈主控制模塊7</p><p>　?。?）時(shí)鐘分頻模塊7</p><p>　?。?）左側(cè)尾燈功能模塊7</p><p>　?。?）右側(cè)尾燈功能模塊7</p><p>　　3.1.3 圖形元件原理圖8

7、</p><p>　　3.2 主要VHDL源程序8</p><p>　　3.2.1汽車尾燈主控制模塊CTRL8</p><p>　　3.2.2時(shí)鐘分頻模塊SZ10</p><p>　　3.2.3右側(cè)尾燈控制模塊RC11</p><p>　　3.2.4左側(cè)尾燈控制模塊LC13</p><p

8、>　　3.2.5頂層文件VHDL程序（tp.VHD）14</p><p>　　3.3 仿真圖及塊16</p><p>　　3.3.1各模塊的仿真波形圖16</p><p>　　圖3-2 汽車尾燈主控制模塊CTRL16</p><p>　　3.3.2仿真波形分析20</p><p>　　第4章 設(shè)計(jì)總結(jié)

9、21</p><p><b>　　參考文獻(xiàn)23</b></p><p><b>　　第1章 選題依據(jù)</b></p><p>　　1.1 汽車尾燈的國(guó)內(nèi)外發(fā)展現(xiàn)狀</p><p>　　如今的時(shí)代，萬(wàn)物日新月異。在汽車領(lǐng)域中，這種變化也同樣存在。現(xiàn)在，汽車不僅僅是主要的代步工具之一，同時(shí)也是時(shí)

10、尚和潮流的最好的體現(xiàn)。汽車尾燈是汽車的語(yǔ)言。更加靈敏的燈光信號(hào)可以更好的被人“讀懂”，更有效地對(duì)其他車輛的司機(jī)起到提醒作用，及時(shí)采取相應(yīng)的規(guī)避動(dòng)作，從而讓駕駛更安全。同時(shí)尾燈更廣泛的應(yīng)用于科研項(xiàng)目。汽車尾燈在汽車信號(hào)燈具中占據(jù)重要地位，因?yàn)樗鼈儼l(fā)出的信號(hào)顯示汽車行駛狀態(tài)和行駛軌跡即將發(fā)生變化，對(duì)汽車安全行駛肩負(fù)重要使命。近年來(lái)，汽車外形由于設(shè)計(jì)上的需要，空氣動(dòng)力特性的提高以及美觀的需求，低側(cè)面且流線型的外形越來(lái)越受歡迎。因此，尾燈的形狀

11、也朝著異型化、一體化方向發(fā)展，同時(shí)由于尾燈占用了汽車后車廂的體積，因此希望尾燈的前后深度(即厚度)盡量薄，這樣設(shè)計(jì)上就需要將轉(zhuǎn)向燈、剎車燈、側(cè)車燈、倒車燈等各種燈具與車體融為一體，開(kāi)發(fā)成一套組合燈具，因此對(duì)汽車尾燈反射鏡的形狀及采用的材料提出了更高的要求。</p><p>　　在國(guó)外Lumileds Lighting公司這個(gè)月宣布的新Luxeon(R)III高性能LEDs都能通過(guò)單一LED提供穩(wěn)定的驅(qū)動(dòng)給汽車尾燈

12、，從而達(dá)到轉(zhuǎn)換變后車燈的性能效果。由于光學(xué)和包裝成本的降低，新190-流明橙紅燈III發(fā)光器可以用于建立更小型的壽命更長(zhǎng)的后車燈照明系統(tǒng)，價(jià)格比正常的白熾裝置的更具競(jìng)爭(zhēng)性。超越美國(guó)交通運(yùn)輸部FMVSS標(biāo)準(zhǔn)，歐洲ECE標(biāo)準(zhǔn)和日本工業(yè)標(biāo)準(zhǔn)(JIS)鋪下了奠基石。這種新尾燈模跟飛利浦汽車照明公司的產(chǎn)品相似，對(duì)單一化LED照明設(shè)計(jì)有著重要意義同時(shí)加速了各汽車制造商對(duì)LED照明解決方案的采用。</p><p>　　1.2

13、 可編程器件的發(fā)展</p><p>　　PLD（programmable logic device)--可編程邏輯器件：PLD是作為一種通用集成電路生產(chǎn)的，它的邏輯功能按照用戶對(duì)器件編程決定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請(qǐng)芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了。</p><p>

14、　　早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可按除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。由于結(jié)構(gòu)的限制，它們只能完成簡(jiǎn)單的數(shù)字邏輯功能。 </p><p>　　這兩種器件兼容了PLD和通用門(mén)陣列的優(yōu)點(diǎn)，可實(shí)現(xiàn)較大規(guī)模的電路，編程也很靈活。與門(mén)陣列等其它ASIC相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等

15、優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn)(一般在10,000件以下)之中。幾乎所有應(yīng)用門(mén)陣列、PLD和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用FPGA和CPLD器件。</p><p>　　1.3 可編程器件在汽車電子上的運(yùn)用</p><p>　　在過(guò)去的3到4年中，PLD在汽車領(lǐng)域得到了空前的發(fā)展。PLD已經(jīng)在汽車信息娛樂(lè)和通信市場(chǎng)上得到了廣泛應(yīng)用，新興的汽車輔助駕駛設(shè)計(jì)也采用了PL

16、D。在這一領(lǐng)域中，某些應(yīng)用發(fā)展非常迅速，包括道路偏離報(bào)警、夜視和胎壓監(jiān)控系統(tǒng)等。在今后5年中，預(yù)計(jì)PLD的增長(zhǎng)至少為50%CAGR。PLD憑借其較低的成本結(jié)構(gòu)和較高的系統(tǒng)性能，進(jìn)入了主流汽車市場(chǎng)。與SAAP解決方案不同，PLD所具有的靈活性在汽車行業(yè)中受到普遍歡迎。PLD具有較低的芯片成本結(jié)構(gòu)、豐富的知識(shí)產(chǎn)權(quán)（IP）內(nèi)核、參考設(shè)計(jì)以及較長(zhǎng)的產(chǎn)品在市時(shí)間，而且PLD不存在ASIC那樣的前端流片（NRE）成本以及最小訂購(gòu)量的問(wèn)題，是系統(tǒng)設(shè)計(jì)

17、成本效益的選擇，所以PLD是汽車市場(chǎng)發(fā)展的理想選擇。</p><p>　　1.4 設(shè)計(jì)內(nèi)容和目標(biāo)</p><p>　　EDA技術(shù)作為現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它依賴功能強(qiáng)大的計(jì)算機(jī)，所以本次設(shè)計(jì)的目的就是通過(guò)實(shí)踐深入理解計(jì)算機(jī)組成原理，了解EDA技術(shù)并掌握VHDL硬件描述語(yǔ)言的設(shè)計(jì)方法和思想。以計(jì)算機(jī)組成原理為指導(dǎo)，通過(guò)學(xué)習(xí)的VHDL語(yǔ)言結(jié)合電子電路的設(shè)計(jì)知識(shí)理論聯(lián)系本次的實(shí)習(xí)內(nèi)容—汽車尾

18、燈控制器的設(shè)計(jì)，掌握所學(xué)的課程知識(shí)和基本單元電路的綜合設(shè)計(jì)應(yīng)用，提高IC設(shè)計(jì)能力，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力。通過(guò)輸入系統(tǒng)時(shí)鐘信號(hào)和相關(guān)的汽車控制信號(hào)，汽車尾燈將正確顯示當(dāng)前汽車的控制狀態(tài)。</p><p>　?。?）汽車尾部左右兩側(cè)各有多盞指示燈。</p><p>　?。?）汽車正常行駛時(shí)指示燈都不亮。</p><p>　　（3）汽車右轉(zhuǎn)彎時(shí)，

19、右側(cè)的一盞指示燈亮。</p><p>　?。?）汽車左轉(zhuǎn)彎時(shí)，左側(cè)的一盞指示燈亮。</p><p>　?。?）汽車剎車時(shí)，左右兩側(cè)的一盞指示燈同時(shí)亮。</p><p>　　（6）汽車在夜間行駛時(shí)，左右兩側(cè)有指示燈同時(shí)一直亮，供照明使用。</p><p><b>　　EDA設(shè)計(jì)流程</b></p><p

20、>　　1、文本/原理圖編輯與修改。</p><p>　　2、編譯。 　　3、綜合。</p><p><b>　　4、適配。</b></p><p>　　5、 功能仿真和時(shí)序仿真。</p><p>　　6、編程下載。把適配后生成的下載或配置文件，通過(guò)編程器或編程電纜向FPGA或CPLD下載以便進(jìn)行調(diào)試和驗(yàn)證。<

21、;/p><p><b>　　7、 硬件測(cè)試。</b></p><p>　　第2章 EDA、VHDL簡(jiǎn)介</p><p>　　2.1 EDA技術(shù)</p><p>　　2.1.1 EDA技術(shù)的概念</p><p>　　EDA是電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation）

22、的縮寫(xiě)，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程（CAE）的概念發(fā)展而來(lái)的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。</p><p>　　2.1.2 EDA技

23、術(shù)的特點(diǎn)</p><p>　　利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：① 用軟件的方式設(shè)計(jì)硬件；② 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)發(fā)軟件自動(dòng)完成的；③ 設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真；④ 系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)；⑤ 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。</p><p>　　2.1.3 EDA設(shè)

24、計(jì)流程</p><p>　　2.2 硬件描述語(yǔ)言（VHDL）</p><p>　　2.2.1 VHDL簡(jiǎn)介</p><p>　　VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語(yǔ)句外，VHDL的語(yǔ)言形

25、式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開(kāi)發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。</p><p>　　2.

26、2.2 VHDL語(yǔ)言的特點(diǎn)</p><p>　　1.用VHDL代碼而不是用原理圖進(jìn)行設(shè)計(jì)，意味著整個(gè)電路板的模型及性能可用計(jì)算機(jī)模擬進(jìn)行驗(yàn)證。</p><p>　　2.VHDL元件的設(shè)計(jì)與工藝無(wú)關(guān)，與工藝獨(dú)立，方便工藝轉(zhuǎn)換。</p><p>　　3.VHDL支持各種設(shè)計(jì)方法，自頂向下、自底向上或者混合的都可以。</p><p>　　4.可以

27、進(jìn)行從系統(tǒng)級(jí)到邏輯級(jí)的描述，即混合描述。</p><p>　　5.VHDL區(qū)別于其他的HDL，已形成標(biāo)準(zhǔn)，其代碼在不同的系統(tǒng)中可交換建模。</p><p>　　圖3-0 汽車尾燈控制工作原理圖</p><p><b>　　第3章 設(shè)計(jì)實(shí)現(xiàn)</b></p><p>　　應(yīng)用VHDL進(jìn)行自頂向下的設(shè)計(jì)，是采用可完全獨(dú)立于目

28、標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語(yǔ)言。就是使用VHDL模型在所有綜合級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說(shuō)明、建模和仿真測(cè)試。其設(shè)計(jì)流程如下：</p><p>　　3.1 汽車尾燈控制器的工作原理</p><p>　　3.1.1 功能描述</p><p>　　汽車尾燈控制器就是一個(gè)狀態(tài)機(jī)的實(shí)例。</p><p>　　正常行駛時(shí)所有的燈都不亮，當(dāng)汽車右轉(zhuǎn)彎時(shí)，

29、右側(cè)燈RD1閃爍；左轉(zhuǎn)彎，左側(cè)燈LD1閃爍；剎車時(shí)，左側(cè)燈LD2和右側(cè)燈RD2同時(shí)亮；夜間行駛時(shí)，右側(cè)RD3和左側(cè)LD3同時(shí)亮；并不可能出現(xiàn)RD1 和LD1同時(shí)亮的情況。</p><p>　　3.1.2 模塊設(shè)計(jì)</p><p>　　根據(jù)系統(tǒng)設(shè)計(jì)要求，系統(tǒng)采用自頂向下的設(shè)計(jì)方法，頂層設(shè)計(jì)采用原理圖設(shè)計(jì)的方式，它是由時(shí)鐘分頻模塊、汽車尾燈主控模塊、左邊燈控制模塊、右邊燈控制模塊四部分組成。&

30、lt;/p><p><b>　　如下所示：</b></p><p>　　（1）汽車尾燈主控制模塊</p><p><b>　?。?）時(shí)鐘分頻模塊</b></p><p>　?。?）左側(cè)尾燈功能模塊</p><p>　?。?）右側(cè)尾燈功能模塊</p><p>

31、;　　3.1.3 圖形元件原理圖</p><p>　　圖3-1 圖形元件原理圖</p><p>　　3.2 主要VHDL源程序</p><p>　　3.2.1汽車尾燈主控制模塊CTRL</p><p><b>　　數(shù)據(jù)入口：</b></p><p>　　RIGHT：右轉(zhuǎn)信號(hào)；</p>

32、;<p>　　LEFT：左轉(zhuǎn)信號(hào)；</p><p>　　BRAKE：剎車信號(hào)；</p><p>　　NIGHT：夜間行駛信號(hào)；</p><p><b>　　數(shù)據(jù)出口：</b></p><p>　　LP：左側(cè)燈控制信號(hào)；</p><p>　　RP：右側(cè)燈控制信號(hào)；</p>

33、<p>　　LR：錯(cuò)誤控制信號(hào)；</p><p>　　BRAKE_LED：剎車控制信號(hào)；</p><p>　　NIGHT_LED：夜間行駛控制信號(hào)；</p><p><b>　　程序功能描述：</b></p><p>　　該段程序用于對(duì)汽車尾燈進(jìn)行整體控制，當(dāng)輸入為左轉(zhuǎn)信號(hào)時(shí)，輸出左側(cè)燈控制信號(hào)；當(dāng)輸入為右轉(zhuǎn)

34、信號(hào)時(shí)，輸出右側(cè)燈控制信號(hào)；當(dāng)同時(shí)輸入LEFT和RIGHT信號(hào)時(shí)，輸出錯(cuò)誤控制信號(hào)。當(dāng)輸入為剎車信號(hào)時(shí)，輸出剎車控制信號(hào)；當(dāng)輸入為夜間行駛信號(hào)時(shí)，輸出為夜間行駛控制信號(hào)。</p><p><b>　　具體操作：</b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;&

35、lt;/p><p>　　ENTITY CTRL IS</p><p>　　PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC;</p><p>　　LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);</p><p>　　END ENTITY CTRL;</p>

36、<p>　　ARCHITECTURE ART OF CTRL IS</p><p><b>　　BEGIN</b></p><p>　　NIGHT_LED<=NIGHT;</p><p>　　BRAKE_LED<=BRAKE;</p><p>　　PROCESS(LEFT,RIGHT)</p&

37、gt;<p>　　VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0);</p><p><b>　　BEGIN</b></p><p>　　TEMP:=LEFT&RIGHT;</p><p>　　CASE TEMP IS</p><p>　　WHEN "0

38、0"=>LP<='0';RP<='0';LR<='0';</p><p>　　WHEN "01"=>LP<='0';RP<='1';LR<='0';</p><p>　　WHEN "10"=>

39、LP<='1';RP<='0';LR<='0';</p><p>　　WHEN OTHERS=>LP<='0';RP<='0';LR<='1';</p><p><b>　　END CASE;</b></p><

40、p>　　END PROCESS;</p><p>　　END ARCHITECTURE ART;</p><p>　　3.2.2時(shí)鐘分頻模塊SZ</p><p><b>　　數(shù)據(jù)輸入：</b></p><p>　　CLK：時(shí)鐘輸入信號(hào)；</p><p><b>　　數(shù)據(jù)輸出：<

41、;/b></p><p>　　CP：尾燈閃爍觸發(fā)信號(hào)；</p><p><b>　　程序功能描述：</b></p><p>　　這塊的功能是對(duì)左右兩邊的LLED1、RLED1的閃爍時(shí)間間隔，以CLK為輸入信號(hào)， CP為輸出信號(hào)，在程序中定義一個(gè)八位節(jié)點(diǎn)信號(hào)COUNT來(lái)放計(jì)數(shù)值，當(dāng)CLK的上升沿到來(lái)時(shí)就開(kāi)始計(jì)數(shù)，最后將COUNT(3)給C

42、P，實(shí)現(xiàn)對(duì)CLK的八分頻。</p><p>　　再將CP的電平信號(hào)分別和LEDL、LEDR電平與，最后用輸出的電平來(lái)控制汽車左右的LLED1、RLED1，實(shí)現(xiàn)左右轉(zhuǎn)的指示功能。 </p><p><b>　　具體操作：</b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_

43、LOGIC_1164.ALL;</p><p>　　USE IEEE.STD_LOGIC_UNSIGNED.ALL;</p><p>　　ENTITY SZ IS</p><p>　　PORT(CLK: IN STD_LOGIC;</p><p>　　CP: OUT STD_LOGIC);</p><p>　　END

44、ENTITY SZ;</p><p>　　ARCHITECTURE ART OF SZ IS</p><p>　　SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0);</p><p><b>　　BEGIN</b></p><p>　　PROCESS(CLK)</p><

45、;p><b>　　BEGIN</b></p><p>　　IF CLK'EVENT AND CLK='1' THEN</p><p>　　COUNT<=COUNT+1;</p><p><b>　　END IF;</b></p><p>　　END PROCESS

46、;</p><p>　　CP<=COUNT(3);</p><p>　　END ARCHITECTURE ART;</p><p>　　3.2.3右側(cè)尾燈控制模塊RC</p><p><b>　　數(shù)據(jù)入口：</b></p><p>　　CLK：時(shí)鐘控制信號(hào)；</p><p

47、>　　RP：右側(cè)燈控制信號(hào)；</p><p>　　LR：錯(cuò)誤控制信號(hào)；</p><p>　　BRAKE：剎車控制信號(hào)；</p><p>　　NIGHT：夜間行駛控制信號(hào)；</p><p><b>　　數(shù)據(jù)出口：</b></p><p>　　LEDR：右側(cè)RD1燈控制信號(hào)；</p>

48、<p>　　LEDB：右側(cè)RD2燈控制信號(hào)；</p><p>　　LEDN：右側(cè)RD3燈控制信號(hào)；</p><p><b>　　程序功能描述：</b></p><p>　　本描述用于控制右側(cè)燈的亮、滅和閃爍情況，當(dāng)時(shí)鐘上升沿信號(hào)和右側(cè)燈控制信號(hào)或剎車控制信號(hào)或夜間行駛信號(hào)同時(shí)出現(xiàn)時(shí)，右側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯(cuò)誤控制信號(hào)出現(xiàn)時(shí)，

49、RD1燈不亮。</p><p><b>　　具體操作:</b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　ENTITY RC IS</p><p>　　PORT(CLK,RP,LR,BRAKE,

50、NIGHT: IN STD_LOGIC;</p><p>　　LEDR,LEDB,LEDN: OUT STD_LOGIC);</p><p>　　END ENTITY RC;</p><p>　　ARCHITECTURE ART OF RC IS</p><p><b>　　BEGIN</b></p>&l

51、t;p>　　LEDB<=BRAKE;</p><p>　　LEDN<=NIGHT;</p><p>　　PROCESS(CLK,RP,LR)</p><p><b>　　BEGIN</b></p><p>　　IF CLK'EVENT AND CLK='1' THEN</p

52、><p>　　IF(LR='0') THEN</p><p>　　IF(RP='0') THEN</p><p>　　LEDR<='0';</p><p><b>　　ELSE</b></p><p>　　LEDR<='1';

53、</p><p><b>　　END IF;</b></p><p><b>　　ELSE</b></p><p>　　LEDR<='0';</p><p><b>　　END IF;</b></p><p><b>　　

54、END IF; </b></p><p>　　END PROCESS;</p><p>　　END ARCHITECTURE ART;</p><p>　　3.2.4左側(cè)尾燈控制模塊LC</p><p><b>　　數(shù)據(jù)入口：</b></p><p>　　CLK：時(shí)鐘控制信號(hào)；<

55、;/p><p>　　LP：左側(cè)燈控制信號(hào)；</p><p>　　LR：錯(cuò)誤控制信號(hào)；</p><p>　　BRAKE：剎車控制信號(hào)；</p><p>　　NIGHT：夜間行駛控制信號(hào)；</p><p><b>　　數(shù)據(jù)出口：</b></p><p>　　LEDL：左側(cè)LD1燈控

56、制信號(hào)；</p><p>　　LEDB：左側(cè)LD2燈控制信號(hào)；</p><p>　　LEDN：左側(cè)LD3燈控制信號(hào)；</p><p><b>　　程序功能描述：</b></p><p>　　本程序用于控制左側(cè)燈的亮、滅和閃爍情況，當(dāng)時(shí)鐘上升沿信號(hào)和左側(cè)燈控制信號(hào)或剎車控制信號(hào)或夜間行駛信號(hào)同時(shí)出現(xiàn)時(shí)，左側(cè)相應(yīng)的燈亮或出現(xiàn)

57、閃爍。當(dāng)錯(cuò)誤控制信號(hào)出現(xiàn)時(shí)，LD1燈不亮。</p><p><b>　　具體操作：</b></p><p>　　LIBRARY IEEE;</p><p>　　USE IEEE.STD_LOGIC_1164.ALL;</p><p>　　ENTITY LC IS</p><p>　　PORT(CL

58、K,LP,LR,BRAKE,NIGHT: IN STD_LOGIC;</p><p>　　LEDL,LEDB,LEDN: OUT STD_LOGIC);</p><p>　　END ENTITY LC;</p><p>　　ARCHITECTURE ART OF LC IS</p><p><b>　　BEGIN</b>

59、</p><p>　　LEDB<=BRAKE;</p><p>　　LEDN<=NIGHT;</p><p>　　PROCESS(CLK,LP,LR)</p><p><b>　　BEGIN</b></p><p>　　IF CLK'EVENT AND CLK='1&#

60、39; THEN</p><p>　　IF(LR='0') THEN</p><p>　　IF(LP='0') THEN</p><p>　　LEDL<='0';</p><p><b>　　ELSE</b></p><p>　　LEDL<

61、;='1';</p><p><b>　　END IF;</b></p><p><b>　　ELSE</b></p><p>　　LEDL<='0';</p><p><b>　　END IF;</b></p><p&

62、gt;<b>　　END IF; </b></p><p>　　END PROCESS;</p><p>　　END ARCHITECTURE ART;</p><p>　　3.2.5頂層文件VHDL程序（tp.VHD）</p><p>　　Library ieee;</p><p>　　Use

63、 ieee.std_logic_1164.all;</p><p>　　Use ieee.std_logic_unsigned.all;</p><p>　　Entity tp is</p><p>　　Port(clk:in std_logic;</p><p>　　Left:in std_logic;</p><p&g

64、t;　　Right:in std_logic;</p><p>　　Brake:in std_logic;</p><p>　　Night:in std_logic;</p><p>　　Ld1,ld2,ld3:out std_logic;</p><p>　　Rd1,rd2,rd3:out std_logic);</p>&l

65、t;p><b>　　End;</b></p><p>　　Architecture bh of tp is</p><p>　　Component sz is</p><p>　　Port(clk:in std_logic;</p><p>　　Cp:out std_logic);</p><p

66、>　　End component;</p><p>　　Component ctrl is</p><p>　　Port(left,right,brake,night:in std_logic;</p><p>　　Lp,rp,lr,brake_led,night_led:out std_logic);</p><p>　　End co

67、mponent;</p><p>　　Component lc is</p><p>　　Port(clk,lp,lr,brake,night:in std_logic;</p><p>　　Ledl,ledb,ledn:out std_logic);</p><p>　　End component;</p><p>

68、　　Component rc is</p><p>　　Port(clk,rp,lr,brake,night:in std_logic;</p><p>　　Ledr,ledb,ledn:out std_logic);</p><p>　　End component;</p><p>　　Signal tmp0,tmp1,tmp2,tmp3,

69、tmp4:std_logic;</p><p>　　Signal err0,err1,err2,err3,err4,err5:std_logic;</p><p>　　signal bm:std_logic;</p><p><b>　　Begin</b></p><p>　　U1:sz port map(clk,bm)

70、;</p><p>　　U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);</p><p>　　U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);</p><p>　　U4:rc port map(clk,tmp1,tmp2,

71、tmp3,tmp4,err3,err4,err5);</p><p>　　Ld1<=err0 and bm;</p><p>　　Ld2<=err1;</p><p>　　Ld3<=err2;</p><p>　　Rd1<=err3 and bm;</p><p>　　Rd2<=err4;

72、</p><p>　　Rd3<=err5;</p><p><b>　　End</b></p><p>　　3.3 仿真圖及塊</p><p>　　3.3.1各模塊的仿真波形圖</p><p>　　圖3-2 汽車尾燈主控制模塊CTRL </p><p>　　圖3-3

73、 汽車尾燈控制部件模塊</p><p>　　圖3-4 時(shí)鐘分頻模塊SZ</p><p>　　圖3-5 時(shí)鐘分頻部件模塊</p><p>　　圖3-6 右側(cè)尾燈控制模塊RC</p><p>　　圖3-7 右側(cè)尾燈控制部件模塊</p><p>　　圖3-8 左側(cè)尾燈控制模塊LC</p><p>

74、　　圖3-9左側(cè)尾燈控制部件模塊</p><p>　　圖3-10 Top</p><p>　　3.3.2仿真波形分析</p><p>　　輸入剎車信號(hào)一直為高電平，輸出LD2燈和RD2燈也為長(zhǎng)亮；左轉(zhuǎn)信號(hào)為高電平時(shí)，LD1燈閃爍，右轉(zhuǎn)信號(hào)為高電平時(shí)，RD1燈閃爍；當(dāng)左轉(zhuǎn)信號(hào)和右轉(zhuǎn)信號(hào)同時(shí)為高電平時(shí)，LD1燈和RD1燈都不亮；夜間行駛信號(hào)為高電平時(shí)，LD3燈和RD3

75、燈同時(shí)亮。波形仿真結(jié)果滿足預(yù)期的功能。</p><p><b>　　第4章 設(shè)計(jì)總結(jié)</b></p><p>　　《EDA技術(shù)及VHDL語(yǔ)言》基于VHDL語(yǔ)言的十進(jìn)制等精度頻率計(jì)的設(shè)計(jì)，采用VHDL 語(yǔ)言，運(yùn)用自頂向下的設(shè)計(jì)思想，將系統(tǒng)按功能逐層分割的層次化設(shè)計(jì)方法。軟件平臺(tái)是ALTERA公司的Quartus II。通過(guò)課程設(shè)計(jì)，本次課程設(shè)計(jì)的主要目的是培養(yǎng)學(xué)生掌握使

76、用EDA（電子設(shè)計(jì)自動(dòng)化）工具設(shè)計(jì)數(shù)字邏輯的方法，包括設(shè)計(jì)輸入、編譯、軟件仿真、下載和硬件仿真等全過(guò)程。</p><p>　　在第一周做準(zhǔn)備及查找資料，通過(guò)網(wǎng)絡(luò)和圖書(shū)館的書(shū)籍查找了大量關(guān)于等精度頻率計(jì)設(shè)計(jì)的資料，同時(shí)自己把所作項(xiàng)目分析清楚為第二周做課程設(shè)計(jì)提供充分時(shí)間及做這個(gè)項(xiàng)目的能力。</p><p>　　第二丶三周進(jìn)入狀態(tài)全心投入，根據(jù)自己平時(shí)所學(xué)對(duì)程序進(jìn)行調(diào)試，分析項(xiàng)目按照自己的方案

77、一步一步做，把項(xiàng)目分成幾個(gè)模塊并清楚每一個(gè)模塊的功能，并根據(jù)每個(gè)模塊的功能得到每個(gè)模塊的組成，然后對(duì)每個(gè)模塊編程序或做原理圖文件編譯仿真來(lái)驗(yàn)證自己所預(yù)想的功能，每一塊都達(dá)到自己所預(yù)想的功能后，再重新來(lái)，把它們作為子程序保存時(shí)不創(chuàng)建工程，再建立一個(gè)原理圖文件并把它作為頂層文件，建立工程時(shí)把上面的四個(gè)模塊程序加進(jìn)去，創(chuàng)建完工程后把四個(gè)模塊建立成符號(hào)文件，再調(diào)用做出項(xiàng)目。</p><p>　　通過(guò)本次課程設(shè)計(jì)，我們對(duì)E

78、DA技術(shù)有了更深的了解，初步學(xué)會(huì)了采用自頂向下的系統(tǒng)設(shè)計(jì)方法設(shè)計(jì)系統(tǒng)，并熟練掌握了利用VHDL語(yǔ)言進(jìn)行簡(jiǎn)單的電路模塊設(shè)計(jì)。經(jīng)過(guò)三周的實(shí)驗(yàn)設(shè)計(jì)，曲折可謂一語(yǔ)難盡。在此期間我們也失落過(guò)，也曾一度熱情高漲。從開(kāi)始時(shí)滿富盛激情到最后汗水背后的復(fù)雜心情，點(diǎn)點(diǎn)滴滴無(wú)不令我回味無(wú)長(zhǎng)。生活就是這樣，汗水預(yù)示著結(jié)果也見(jiàn)證著收獲。勞動(dòng)是人類生存生活永恒不變的話題。通過(guò)實(shí)習(xí)，我才真正領(lǐng)略到“艱苦奮斗”這一詞的真正含義，我才意識(shí)到老一輩電子設(shè)計(jì)為我們的社會(huì)付出

79、。本次課程設(shè)計(jì)不僅培養(yǎng)了我們實(shí)際操作能力，也培養(yǎng)了我們靈活運(yùn)用課本知識(shí)，理論聯(lián)系實(shí)際，分析問(wèn)題和解決問(wèn)題的能力。它不僅僅是一個(gè)學(xué)習(xí)新知識(shí)新方法的好機(jī)會(huì)，同時(shí)也是對(duì)我所學(xué)知識(shí)的一次綜合的檢驗(yàn)和復(fù)習(xí)，使我明白了自己的缺陷所在，從而查漏補(bǔ)缺。在設(shè)計(jì)過(guò)程中，能與同學(xué)相互交流討論，分工合作，不僅降低了設(shè)計(jì)難度，縮短了設(shè)計(jì)周期，更是進(jìn)一步培養(yǎng)了我們的團(tuán)隊(duì)合作精神。</p><p>　　在此次設(shè)計(jì)過(guò)程中，不僅要求我們掌握扎實(shí)的

80、理論知識(shí)，分析問(wèn)題能從根本原理出發(fā)，聯(lián)系實(shí)際解決問(wèn)題，還要求我們要有耐心，毅力及細(xì)心。稍有不慎，一個(gè)小小的錯(cuò)誤就會(huì)導(dǎo)致結(jié)果的不正確，而對(duì)錯(cuò)誤的檢查更要求我們要有足夠的耐心，反復(fù)調(diào)試，直到程序順利通過(guò)。</p><p>　　我想說(shuō)，設(shè)計(jì)確實(shí)有些辛苦，但苦中也有樂(lè)，在如今單一的理論學(xué)習(xí)中，很少有機(jī)會(huì)能有實(shí)踐的機(jī)會(huì)，但我們可以，而且設(shè)計(jì)也是一個(gè)團(tuán)隊(duì)的任務(wù)，一起的工作可以讓我們有說(shuō)有笑，相互幫助，配合默契，多少人間歡樂(lè)在

81、這里灑下，大學(xué)里一年的相處還趕不上這十來(lái)天的合作，我感覺(jué)我和同學(xué)們之間的距離更加近了；我想說(shuō)，確實(shí)很累，但當(dāng)我們看到自己所做的成果時(shí)，心中也不免產(chǎn)生興奮； 正所謂“三百六十行，行行出狀元”。我們同樣可以為社會(huì)作出我們應(yīng)該做的一切，這有什么不好？我們不斷的反問(wèn)自己。也許有人不喜歡這類的工作，也許有人認(rèn)為設(shè)計(jì)的工作有些枯燥，但我們認(rèn)為無(wú)論干什么，只要人生活的有意義就可。社會(huì)需要我們，我們也可以為社會(huì)而工作。既然如此，那還有什么必要失落呢？于

82、是我們決定沿著自己的路，執(zhí)著的走下去。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 王忠鋒. SOPC/EDA綜合課程設(shè)計(jì)指導(dǎo)書(shū)，</p><p>　　[2] 潘松，黃繼業(yè).EDA技術(shù)與VHDL(第三版).北京:清華大學(xué)出版社，2009</p><p>　　[3] 李國(guó)麗，朱維勇. EDA與

83、數(shù)字系統(tǒng)設(shè)計(jì). 北京：機(jī)械工業(yè)出版社，2004</p><p>　　[4]黃仁欣.EDA技術(shù)實(shí)用教程.北京:清華大學(xué)出版社,2006</p><p>　　[5] 曹昕燕,周鳳臣,聶春燕.EDA技術(shù)實(shí)驗(yàn)與課程設(shè)計(jì).北京:清華大學(xué)出版社,2006.5</p><p>　　[6] 楊亦華,延明.數(shù)字電路EDA入門(mén).北京:北京郵電大學(xué)出版社,2003</p>