數字時鐘課程設計

1、<p><b>　　目錄</b></p><p>　　課程名稱………………………（3）</p><p>　　設計目的……………………………（3）</p><p>　?。ㄈ?設計要求……………………………（4）</p><p>　　（四） 設計原理及框圖…………………（5）</p><p&g

2、t;　　五) 所選用的元件列表………………</p><p><b>　　（</b></p><p>　?。? 設計體會……………………………</p><p>　　（七） 整體設計原理圖…………………</p><p>　　課程名稱 </p><p>&

3、lt;b>　　數字鐘</b></p><p><b>　　設計目的</b></p><p>　　1．使學生在學完了《數字電子技術》課程的基本理論，基本知識后，能夠綜合運用所學理論知識、拓寬知識面，系統(tǒng)地進行電子電路的工程實踐訓練，鍛煉動手能力，培養(yǎng)工程師的基本技能，提高分析問題和解決問題的能力。</p><p>　　熟悉集成電

4、路的引腳安排， 掌握各芯片的邏輯功能及使用方法了解面包板結構及其接線方法，了解數字鐘的組成及工作原理</p><p>　　培養(yǎng)獨立思考、獨立準備資料、獨立設計規(guī)定功能的數字系統(tǒng)的能力。</p><p>　　培養(yǎng)書寫綜合設計實驗報告的能力</p><p><b>　　設計要求</b></p><p>　　1.時間以二十四小

5、時為周期；</p><p>　　2.能夠顯示時.分.秒;</p><p>　　3.有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間</p><p>　　4.計時過程具有鳴報功能，當時間達到整點前5秒進行蜂鳴報時；</p><p>　　5．為了保證計時的穩(wěn)定及準確須由晶體振蕩器提供表針時間基準信號</p><p&

6、gt;<b>　　6. 畫出電路圖</b></p><p>　　7．進行電路仿真與測試</p><p><b>　　設計原理及框圖</b></p><p><b>　　電路的組成原理：</b></p><p>　　數字電子鐘主要分為數碼顯示器，60進制和24進制計數器，頻率振蕩

7、器和校時報時這幾個部分。數字電子鐘要完成顯示需要6個數碼管，八段的數碼管需要譯碼器械才能顯示，然后要實現時.分.秒的計時器需要60進制計數器和24進制計數器，在仿真軟件中發(fā)生函數信號可以用函數器仿真，頻率可以隨意調整。60進制可能由10進制和6進制的計數器串聯而成，而小時的24進制可以采用74LS160計數端觸發(fā)實現。頻率振蕩器可以由晶體振蕩器分頻來提供，也可以由55定時器產生脈沖并分頻為1Hz。主題思想如下圖示：</p>

8、<p><b>　　單元電路的設計</b></p><p><b>　　一．秒脈沖產生電路</b></p><p>　?。?）1KHz振蕩器</p><p>　　振蕩器由555定時器組成。圖3-1中是由555定時器構成的1KHz的自激振蕩器，其原理是：0.7（2R3+R4+R5）·C4=1ms

9、f=1/t=1KHz</p><p><b>　　(2)分頻器</b></p><p>　　如圖3.3所示電路，是三個用十進制計數器74LS90串聯而成的分頻器，分頻原理是在74LS90的輸出端子中，從低位輸入10個脈沖才從高位輸出1個脈沖，這樣一片74LS90就可以起分頻作用，三個74LS90串聯就構成了千分頻電路，輸出的便是1Hz的信號，從而可以實現秒脈沖的產生。

10、</p><p>　?。?） 1Hz振蕩器</p><p>　　直接用NE555產生1Hz的秒脈沖，由計算公式可知如果R1=15k,R2=68k,c=10uF,就可以產生秒脈沖，電路如圖</p><p>　　利用NE555多諧振蕩器，優(yōu)點：555內部的比較其靈敏度比較高，而且采用差分電路形式，它的振蕩頻率受電源電壓和溫度影響很小。缺點：要精確輸出1Hz脈沖，對電容和

11、電阻的數值精度要求很高，所以輸出脈沖不夠準確也不夠穩(wěn)定。</p><p>　　但是在仿真時，1Hz的頻率太慢了，在實際中得到的時間不是1s計數一次，所以在仿真使用函數發(fā)生器代替，所以在數字電子鐘電路圖中沒有振蕩器。</p><p>　?。?）石英晶體振蕩器</p><p>　　可以利用石英晶體產生32768Hz的頻率，然后經過CD4060的十四分頻，再用74LS74

12、二分頻就可以產生1Hz的脈沖。</p><p><b>　　計數器</b></p><p>　　秒信號經秒計數器.分計數器.時計數器之后，分別得到“秒”個位十位，“分”個位十位，以及“時”個位十位輸出信號，然后送至顯示電路，以便實現用數字顯示時.分.秒的要求?！懊搿焙汀胺钟嫈灯鲬獮榱M制，二“時”計數器應為二十四進制。采用10進制計數器74LS160來實現時間計數單

13、元的計數功能。</p><p><b>　　二十四進制計數器</b></p><p>　　如圖3-7,3-8所示，時計數器電路由U3和U4兩部分組成。當時個位U4計數為4，U3計數為2時，兩片74LS160復零，從而構成24進制計數.</p><p>　?。?） 六十進制計數器</p><p>　　如圖3-9.3-10所

14、示，分秒計數電路由U3和U4兩部分組成。當時十位U4計數器為5，U3計數為5，兩片74LS160，再加上一片74LS13，從而構成60進制計數。</p><p><b>　　組成的數字鐘</b></p><p>　　數字中系統(tǒng)的組成利用上面的六十進制和二十四進制遞增計數器子電路構成的數字鐘系統(tǒng)如圖3.11所示</p><p><b>

15、　　校準電路</b></p><p>　　數字鐘應具有分校正功能，一次，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。校正信號可直接取值信號發(fā)生器產生的信號，輸出端則與分或時個位計時輸入端相連。當開關打到一端時，正常輸入信號可以順利通過，故校時電路處于正常計時狀態(tài)；當開關打到另一端時，信號產生校正電路處于校時狀態(tài)。如圖3.-12.3-13</p>

16、;<p><b>　　報時電路</b></p><p>　　電路應在整點前5秒開始報時，即在59分55秒到59分59秒期間時，報時電路控制信號。</p><p>　　當時間子啊59分55秒到59分59秒期間時，分十位.分個位和秒十位保持不變，分別為5 9和5，因此可將計數器十位的Qc和Qa，個位的Qd和Qa及秒計數器十位的Qc和Qa相與，從而產生報時

17、控制信號。電路如下圖所示：</p><p><b>　　總電路圖</b></p><p><b>　　所用元件列表</b></p><p>　　顯示管6個，74LS160兩塊，74160四塊，7413兩塊，7412一個，7404兩塊，石英振蕩器一塊，4060一塊，74LS74一塊，NC7S08六塊，NC7S32一塊，蜂鳴器

18、一個，導線若干</p><p><b>　　設計體會</b></p><p>　　經過這段時間的課程設計，我學到了許多東西，對課本上的內容的理解加深了印象，同時也學會了一種學習的態(tài)度。</p><p>　　理論要聯系實踐，當然實踐也離不開理論，由于對課本的內容還不是很熟悉，所以在做這個課程設計前，我先把課本的重點知識復習了一遍，時序邏輯電路、組

19、合邏輯電路等，然后就是到圖書館查找相應的資料，抱著好幾本書就在那里認真地查，查的過程中也看到了很多關于CMOS芯片的應用實例。</p><p>　　理論上的知識搞定了，接下來就是開始設計了。multisim仿真，給我的印象是簡潔實用，很多電路都能在上面先進行仿真，不過我這個題目的核心芯片在仿真上面，出現了一些問題，一些管腳的位置和實際的不一樣，仿真調試不成功，于是我就想到，按照理論來講這是沒有錯的，為了驗證清除，

20、我先將電路進行分模塊調試，把每一部分都仔細檢查了一遍，最終發(fā)現了與仿真的不同，接線是一樣的，不過在真實的接線中可行，在仿真中卻不行，最大一個不同之處就在于校時模塊，雖然仿真是那種接法可行，不過在實際接線中我采用了另外一種接法。</p><p>　　這次課程設計也再次讓我看到理論與實踐的差別和聯系，理論固然重要，然而我們要在實踐中發(fā)現錯誤，并解決錯誤，也提高了自己的動手能力和實際解決問題的能力。</p>

21、<p>　　一種學習態(tài)度：認真、嚴謹的學習態(tài)度。這就是我的另一個收獲，不僅僅是做課程設計，無論是做什么研究，都必須要有一種認真嚴謹的學習態(tài)度，比如說，獨立思考獨立完成，認真接線，仔細檢查等，這些都是對我們自身能力的一種培養(yǎng)，在以后的學習甚至工作中，很多東西都只能靠自己去獨立思考完成，因此我們也藉此學會了一種獨立思考的學習態(tài)度。</p><p>　　無論最后的結果是怎樣，你參與了，你就肯定有收獲。在這