計算機組成原理課程設(shè)計--一臺模型計算機設(shè)計與測試

1、<p>　　計算機組成原理 課程設(shè)計（論文）</p><p>　　題目：一臺模型計算機設(shè)計與測試</p><p><b>　　——寄存器尋址流程</b></p><p><b>　　院（系）： </b></p><p><b>　　專業(yè)班級：</b></p&g

2、t;<p>　　學(xué) 號： </p><p>　　學(xué)生姓名： </p><p>　　指導(dǎo)教師： </p><p>　　教師職稱： </p><p><b>　　起止時間： </b></p><p&g

3、t;　　課程設(shè)計（論文）任務(wù)及評語</p><p>　　院（系）： 教研室：</p><p><b>　　目 錄</b></p><p>　　第1章 一臺模型計算機設(shè)計方案1</p><p><b>　　1.1 引言1</b></p><p&

4、gt;　　1.2 總體方案論述1</p><p>　　1.2.1從整體上闡述該設(shè)計題目實現(xiàn)方案1</p><p>　　1.2.2系統(tǒng)總體框圖2</p><p>　　1.2.3各部分功能電路的作用3</p><p>　　第2章 系統(tǒng)的硬件設(shè)計5</p><p>　　2.1 系統(tǒng)整體設(shè)計方案5</p>

5、;<p>　　2.2 數(shù)據(jù)通路設(shè)計5</p><p>　　2.3 存儲器的設(shè)計6</p><p>　　2.4 微程序控制器設(shè)計6</p><p>　　2.4.1寄存器尋址指令控制器設(shè)計6</p><p>　　2.4.2寄存器尋址與指令中斷服務(wù)程序7</p><p>　　2.5 模型機的設(shè)計與調(diào)試

6、8</p><p>　　第3章 微程序的設(shè)計9</p><p>　　3.1微程序功能說明9</p><p>　　3.2微程序流程圖12</p><p>　　第4章 課程設(shè)計總結(jié)13</p><p><b>　　參考文獻(xiàn)14</b></p><p>　　第1章 一

7、臺模型計算機設(shè)計方案</p><p><b>　　1.1 引言</b></p><p>　　1.題目的意義：本次課程設(shè)計可以使用計算機組成原理實驗中的所有電路，包括運算器、存儲器、通用寄存器堆、程序計數(shù)器、指令寄存器、微程序控制器等，將幾個模塊組合成為一臺簡單計算機。在前面的實驗中，實驗者本身作為“控制器”，完成數(shù)據(jù)通路的控制。而在本次課程設(shè)計中，數(shù)據(jù)通路的控制將由微

8、程序控制器來完成。CPU從內(nèi)存取出一條機器指令到執(zhí)行指令結(jié)束的一個機器指令周期，是由微指令組成的序列來完成的，即一條機器指令對應(yīng)一個微程序。</p><p>　　2.應(yīng)用場合：操作數(shù)在寄存器中，由指令操作碼中的rrr三位的值和PSW中RS1及RS0的狀態(tài)，選中某個工作寄存器區(qū)的某個寄存器，然后進(jìn)行相應(yīng)的指令操作。 指令所要的操作數(shù)已存儲在某寄存器中，或把目標(biāo)操作數(shù)存入寄存器。把在指令中指出所使用寄存器(即：寄存器

9、的助憶符)的尋址方式稱為寄存器尋址方式。</p><p>　　3.系統(tǒng)功能：進(jìn)行寄存器尋址。</p><p>　　1.2 總體方案論述</p><p>　　1.2.1從整體上闡述該設(shè)計題目實現(xiàn)方案</p><p>　　了解模型機的硬件系統(tǒng)，根據(jù)所提供的模型機的機器指令, 畫出用微命令表示的機器指令執(zhí)行流程圖，編寫微程序，編寫機器指令

10、測試程序，在仿真軟件上運行并檢驗所設(shè)計的微程序的正確性。</p><p>　　為完成上述系統(tǒng)功能，選擇和設(shè)計運算器、存儲器、通用寄存器堆、程序計數(shù)器、指令寄存器、微程序控制器等電路組成一臺簡單的計算機系統(tǒng)。</p><p>　?。?）利用機器指令系統(tǒng)編制簡單程序，要求至少使用其中五條指令，對自己編制的簡單程序進(jìn)行譯碼，手工匯編成十六進(jìn)制機器代碼。并根據(jù)老師指定完成不同的子標(biāo)題，即程序中必須

11、包含子標(biāo)題類型的指令。</p><p>　?。?）參考計算機組成原理實驗，再加上中斷系統(tǒng)，完成本次實驗的線路連接。接通電源之前應(yīng)仔細(xì)檢查連接，確認(rèn)無誤。</p><p>　　（3）將上述任務(wù)（1）中的程序機器代碼用控制臺操作存入內(nèi)存中，并根據(jù)程序的需要，用數(shù)碼開關(guān)SW7—SW0設(shè)置通用寄存器及內(nèi)存相關(guān)單元的數(shù)據(jù)。</p><p>　?。?）從地址20H執(zhí)行程序，在程

12、序執(zhí)行中，按一次控制臺的INTR。進(jìn)入中斷后，用單拍（DP）方式執(zhí)行，直到返回主程序為止。列表記錄中斷系統(tǒng)中有關(guān)信號的變化情況，特別要記錄好斷點地址和R0的值。</p><p>　?。?）重復(fù)執(zhí)行（4）兩次</p><p>　　（6）將RAM中20H的單元內(nèi)容由指令I(lǐng)NTS改為INTC，重作（4），記錄發(fā)生的現(xiàn)象。</p><p>　　1.2.2系統(tǒng)總體框圖<

13、/p><p>　　圖1.1 系統(tǒng)總體框圖</p><p>　　1.2.3各部分功能電路的作用</p><p>　　運算器部件是計算機中進(jìn)行數(shù)據(jù)加工的部件，其主要功能包括： （1）執(zhí)行數(shù)值數(shù)據(jù)的算術(shù)加減乘除等運算,執(zhí)行邏輯數(shù)據(jù)的與或非等邏輯運算，由一個被稱為 ALU 的線路完成; （2）時存放參加運算的數(shù)據(jù)和中間結(jié)果,使用多個通用寄存器來實現(xiàn); （3）運算器通

14、常也是數(shù)據(jù)傳輸?shù)耐?。 </p><p><b>　　2.雙端口存儲器</b></p><p>　　雙端口存儲器RAM由一片IDT7132（U36）及少量附加控制電路組成。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機存儲器，本機實際使用256字節(jié)。IDT7132兩個端口可同時進(jìn)行讀、寫操作。具有記憶功能，用來保存信息，如數(shù)據(jù)，指令和運算結(jié)果等等。</p>

15、<p>　　3.地址寄存器AR1和AR2</p><p>　　地址寄存器AR1（U37）和AR2(U27,U28)提供雙端口存儲器的地址。AR1 是一片GAL22V10,具有加1功能，提供雙端口存初期左端的第值。AR1從數(shù)據(jù)總線DBUS接受數(shù)據(jù)。AR1的控制信號是LDAR1和AR1_INC。當(dāng)AR1_INC=1是，在T4的上升沿，AR1的值加1。當(dāng)LDAR1=1時，在T4的上升沿，AR1的值加1；當(dāng)

16、LDAR1=1時，在T4的上升沿，將數(shù)據(jù)總線DBUS的數(shù)據(jù)打入地址寄存器AR1。AR2由2片74HC298組成，月兩個數(shù)據(jù)輸入端，一個來自程序計數(shù)器PC，另一個來自數(shù)據(jù)總線DBUS。AR2的控制信號是LDAR2和M3。M3選擇數(shù)據(jù)來源，當(dāng)M3=1時，選中數(shù)據(jù)總線DBUS；當(dāng)M3=0是，選中程序計數(shù)器PC。LDAR控制合適接受地址，當(dāng)LDAR2=1時，在T2的下降沿江選中的數(shù)據(jù)源上的數(shù)據(jù)打入AR2。</p><p&g

17、t;<b>　　4.指令寄存器IR</b></p><p>　　指令寄存器IR是一片74HC374(U20)。它的數(shù)據(jù)端從雙端口存儲器接受數(shù)據(jù)（指令）。當(dāng)LDIR=1時，在LDIR=1時，在T4的上升沿將來自雙端口存儲器的指令打入指令寄存器IR保存。指令的操作碼部分應(yīng)連接到寄存器堆，選擇參與運算的寄存器。在某些情況下，指令的操作數(shù)部分也參與新的計算。</p><p>

18、<b>　　5.通用寄存器</b></p><p>　　通用寄存器：是那些你可以根據(jù)自己的意愿使用的寄存器，修改他們的值通常不會對計算機的運行造成很大的影響。通用寄存器最多的用途是計算。</p><p><b>　　6.程序計數(shù)器</b></p><p>　　程序計數(shù)器（PROGRAM COUNTER）是一個二進(jìn)制16位的

19、程序地址寄存器，專門用來存放下一條需要執(zhí)行的指令在程序存儲器中的地址，能自動加1。CPU執(zhí)行指令時，它根據(jù)程序計數(shù)器（PC）中的地址從程序存儲器中取出當(dāng)前需要執(zhí)行的指令碼，并把它送給控制器分析執(zhí)行，隨后程序計數(shù)器（PC）中地址碼自動加1，以便為CPU取下一條需要執(zhí)行的指令碼作準(zhǔn)備。當(dāng)下一個指令字節(jié)取出執(zhí)行后，PC又自動加1，這樣，程序計數(shù)器一次次加1，指令就被一個字節(jié)一個字節(jié)地執(zhí)行。所以，需要執(zhí)行程序的機器碼必須在程序執(zhí)行前預(yù)先一條條地

20、按順序放到程序存儲器中，并為程序計數(shù)器設(shè)置成程序第一條指令的內(nèi)存地址。8051程序計數(shù)器由16個觸發(fā)器構(gòu)成，故它的編碼范圍為0000H~0FFFFH，共64KB。</p><p><b>　　7.微程序控制器</b></p><p>　　它主要由控制存儲器、微指令寄存器和地址轉(zhuǎn)移邏輯三大部分組成。</p><p>　　控制存儲器用來存放實現(xiàn)全部

21、指令系統(tǒng)的微程序，它是一種只讀存儲器。一旦微程序固化，機器運行時則只讀不寫。其工作過程是：每讀出一條微指令，則執(zhí)行這條微指令；接著又讀出下一條微指令，又執(zhí)行這一條微指令……。讀出一條微指令并執(zhí) 行微指令的時間總和稱為一個微指令周期。通常，在串行方式的微程序控制器中，微指令周期就是只讀存儲器的工作周期?？刂拼鎯ζ鞯淖珠L就是微指令字的長度，其存儲容量視機器指令系統(tǒng)而定，即取決于微程序的數(shù)量。對控制存儲器的要求是速度快，讀出周期要短。 <

22、;/p><p>　　微指令寄存器用來存放由控制存儲器讀出的一條微指令信息。其中微地址寄存器決定將要訪問的下一條微指令的地址，而微命令寄存器則保存一條微指令的操作控制字段和判別測試字段的信息。 　</p><p>　　地址轉(zhuǎn)移邏輯 在一般情況下，微指令由控制存儲器讀出后直接給出下一條微指令的地址，通常我們簡稱微地址，這個微地址信息就存放在微地址寄存器中。如果微程序不出現(xiàn)分支，那么下一條微指令的地

23、址就直接由微地址寄存器給出。當(dāng)微程序出現(xiàn)分支時，意味著微程序出現(xiàn)條件轉(zhuǎn)移。在這種情況下，通過判別測試字段P和執(zhí)行部件的“狀態(tài)條件”反饋信息，去修改微地址寄存器的內(nèi)容，并按改好的內(nèi)容去讀下一條微指令。地址轉(zhuǎn)移邏輯就承擔(dān)自動完成修改微地址的任務(wù)。 </p><p>　　第2章 系統(tǒng)的硬件設(shè)計</p><p>　　2.1 系統(tǒng)整體設(shè)計方案</p><p>　　總體設(shè)計方案

24、中首先要確定整體控制系統(tǒng)的結(jié)構(gòu)和類型。另外總體設(shè)計方案中還要包括硬件設(shè)計與軟件設(shè)計兩大部分，具體設(shè)計時一般采用“黑箱”設(shè)計方法，就是根據(jù)控制要求，將完成控制任務(wù)所需的各功能單元、模塊以及控制對象，采用方塊圖表示，從而形成系統(tǒng)的總體框圖?？傮w設(shè)計中還應(yīng)包括控制系統(tǒng)對現(xiàn)場工藝的要求，比如為了安裝某個關(guān)鍵的現(xiàn)場儀表，需要改裝某根管道；為了控制方案的實施，需要工藝人員的配合，增加現(xiàn)場氣源等?？傊?，總體方案是整個控制系統(tǒng)設(shè)計的關(guān)鍵，要實現(xiàn)一個好的

25、設(shè)計必然離不開對生產(chǎn)工藝的深入了解以及工藝技術(shù)人員的支持與配合。</p><p>　　1.硬件總體方案設(shè)計</p><p>　　計算機控制系統(tǒng)的硬件總體設(shè)計主要包括以下方面的內(nèi)容：系統(tǒng)的構(gòu)成方式；現(xiàn)場設(shè)備及自動化儀表的選擇；人—機接口方式；系統(tǒng)的控制機箱結(jié)構(gòu)設(shè)計；抗干擾措施等。</p><p>　　2.軟件總體方案設(shè)計</p><p>　　軟

26、件總體方案設(shè)計的內(nèi)容主要是確定軟件平臺、軟件結(jié)構(gòu)、任務(wù)分解，建立系統(tǒng)的數(shù)學(xué)模型、控制策略和算法的實現(xiàn)等。</p><p><b>　　3.總體方案文檔</b></p><p>　　其內(nèi)容包括：（1）系統(tǒng)的主要功能、技術(shù)指標(biāo)、原理性方框圖及文字說明。（2）控制策略與算法。（3）系統(tǒng)的硬件結(jié)構(gòu)與配置，主要的軟件功能、結(jié)構(gòu)、平臺及實現(xiàn)框圖。（4）方案的比較與選擇。（5）抗干

27、擾措施與可靠性設(shè)計。（6）機柜或機箱的結(jié)構(gòu)與外形設(shè)計。（7）經(jīng)費和進(jìn)度計劃的安排。（8）對現(xiàn)場條件的要求。</p><p>　　2.2 數(shù)據(jù)通路設(shè)計</p><p>　　1.數(shù)據(jù)通路：數(shù)據(jù)在功能部件之間傳送的路徑稱為數(shù)據(jù)通路。運算器與各寄存器之間的傳送路徑就是中央處理器內(nèi)部數(shù)據(jù)通路?！皵?shù)據(jù)通路”描述了信息從什么地方開始，中間經(jīng)過哪個寄存器或多路開關(guān)，最后傳送到哪個寄存器，都要加以控制。 建

28、立數(shù)據(jù)通路的任務(wù)，是由“操作控制部件”來完成。數(shù)據(jù)通路的功能是實現(xiàn)CPU內(nèi)部的運算器和寄存器以及寄存器之間的數(shù)據(jù)交換。</p><p>　　2．?dāng)?shù)據(jù)通路的基本結(jié)構(gòu)</p><p>　　數(shù)據(jù)通路的基本結(jié)構(gòu)主要有兩種方式：</p><p>　　（1）CPU內(nèi)部總線方式：將所有的寄存器的輸入端和輸出端都連接到一條或多條公共的通路上，這種結(jié)構(gòu)比較簡單，但是數(shù)據(jù)傳輸存在較多的

29、沖突現(xiàn)象，性能較低，如果連接各部件的總線只有一條，則稱單總線結(jié)構(gòu)；如果CPU中有兩條或更多的總線，則構(gòu)成雙總線結(jié)構(gòu)和多總線結(jié)構(gòu)。在雙總線或多總線結(jié)構(gòu)中，數(shù)據(jù)的傳遞可以同時進(jìn)行。 （2）專用數(shù)據(jù)通路方式（不采用CPU內(nèi)部總線方式）：根據(jù)指令執(zhí)行過程中的數(shù)據(jù)和地址的流動放心安排連接線路，避免使用共享的總線，性能比較高，但硬件量大。</p><p>　　2.3 存儲器的設(shè)計</p><p>

30、　　雙端口存儲器RAM由一片IDT7132（U36）及少量附加控制電路組成。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機存儲器，本機實際使用256字節(jié)。IDT7132兩個端口可同時進(jìn)行讀、寫操作。在本機中，左端口的數(shù)據(jù)連線數(shù)據(jù)總線DBUS，可進(jìn)行讀、寫操作，右端口數(shù)據(jù)和指令總線INS連接，輸出到指令寄存器IR，作為只讀端口使用。存儲器IDT7132有6個控制引腳：CEL＃，LRW，OEL＃，CER＃，RRW，OER＃。CEL＃，LRW，

31、OEL?？刂谱?lt;/p><p>　　端口讀、寫操作；CER＃，RRW，OER?？刂朴叶丝谧x、寫操作。CEL＃為左端口選擇引腳，低有效，為高時禁止左端口操作；LRW為高時，左端口進(jìn)行讀操作，LRW為低時，左端口進(jìn)行寫操作；OER＃為低時，將左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。CER＃，RRW，OER?？刂朴叶丝谧x、寫操作的方式與CEL＃，LRW，OER?？刂谱蠖丝谧x、寫操作的方式類似，不過右端口讀出的數(shù)據(jù)放到指

32、令總線上而不是數(shù)據(jù)總線上。本機設(shè)計中，OER＃已固定接地，RRW固定接高電平，CER＃由CER反相產(chǎn)生。當(dāng)CER＝1時，右端口讀出數(shù)據(jù)，并放到指令總線INS上；當(dāng)CER＝0時，禁止右端口操作。左端口的OEL＃由LRW經(jīng)反相產(chǎn)生，不需單獨控制。當(dāng)CEL＃＝0且LRW＝1時，左端口進(jìn)行讀操作；當(dāng)CER＃＝0且LRW＝0時，在T3的上升沿開始進(jìn)行寫操作，將數(shù)據(jù)總線上的數(shù)據(jù)寫入存儲器。</p><p>　　2.4 微程序

33、控制器設(shè)計</p><p>　　2.4.1寄存器尋址指令控制器設(shè)計</p><p><b>　　機器指令格式</b></p><p>　　表2.1 </p><p><b>　　控制臺指令格式</b></p><p><b>　　表2.2 </b&g

34、t;</p><p>　　2.4.2寄存器尋址與指令中斷服務(wù)程序</p><p><b>　　1.指令流程分析</b></p><p>　　本次實驗系統(tǒng)設(shè)計了12條基本的機器指令，均為單字長（8位）指令。指令格式如下：</p><p>　　R7 R6 R5 R4 R3 R2

35、 R1 R0</p><p>　　2. 微程序控制器組成原理圖</p><p><b>　　圖2-1</b></p><p>　　2.5 模型機的設(shè)計與調(diào)試</p><p>　　2.5.1機器語言程序</p><p>　　數(shù)據(jù)初值設(shè)計與程序執(zhí)行過程及運算結(jié)果</p><

36、p>　?。?）存數(shù)讀數(shù)：設(shè)初值R0=10H, 10H（內(nèi)存單元）中的值為10H，執(zhí)行LDA R1,[R0]，得R1=10H。</p><p>　　設(shè)初始值R0=01H, 01H（內(nèi)存單元）中的值為01H，執(zhí)行LDA R2,[R0]，得R2=01H。</p><p>　?。?）寄存器尋址：設(shè)初值R0=10H, 10H（內(nèi)存單元）中的值為10H，執(zhí)行LDA R1,[R0]，得R1=10H

37、。</p><p>　　設(shè)初始值R0=01H, 01H（內(nèi)存單元）中的值為01H，執(zhí)行LDA R2,[R0]，得R2=01H。</p><p>　　設(shè)初始值R3=3CH,執(zhí)行JMP R3。即R3->PC，即地址由3BH轉(zhuǎn)向3CH。</p><p>　　第3章 微程序的設(shè)計</p><p>　　3.1微程序功能說明</p>

38、<p>　　3.1.1取機器指令周期及ADD指令執(zhí)行周期微程序代碼</p><p><b>　　表3-1</b></p><p>　　3.1.2指令流程測試與調(diào)試</p><p><b>　　1. 接線</b></p><p>　　時序發(fā)生器的輸入TJI接控制存儲器的輸入TJ?？刂破鞯妮斎?/p>

39、C接運算器的ALU的C ?？刂破鞯妮斎隝R7,IR6,IR5,IR4依次指令寄存器的IR的輸出IR7,IR6,IR5,IR4。共6條線。</p><p>　　2.控制器的輸出 LDIR(CER),LDPC(LDR4),PC-ADD,PC-INC,M4,LDIAR,LDAR1(LDAR2),AR1-INC,M3,</p><p>　　LDER,IAR-BUS#,SW-BUS#,RS-

40、BUS#,ALU-BUS#,CEL#,LRW,WRD,LDDR1(LDDR2),M1(M2),S2,</p><p>　　S1,S0依次與數(shù)據(jù)通路的對應(yīng)信號連接。共27條線。</p><p>　　令寄存器IR的輸出IRO接雙端口寄存器堆的RDO,WRO,IR1接RD1,WR1,IR2接RS0,IR3接RS1。共 6條線。合上電源，按CLR#按鈕，使試驗系統(tǒng)處于初始狀態(tài)。</p>

41、<p>　　3.用單拍（DP）方式執(zhí)行一遍程序。</p><p>　　令DP=1.DB=0.DZ=0.SWA=0.SWB=0.SWC=0</p><p>　　令SWC=0。SWB=1.SWA=1 寄存器處于加載狀態(tài)</p><p>　　圖3-1 KLD， 加載寄存器堆</p><p>　　令SW7-SW0為FFH.按QD.&l

42、t;/p><p>　　令SW7-SW0為01H.按QD.</p><p>　　圖3-2 選用R1通用寄存器</p><p>　　令SW7-SW0為3CH，按QD.</p><p>　　令SWC=1.SWB=0.SWA=0 (KRR,讀寄存器堆)</p><p>　　令SW7-SW0為FFH，按QD.</p>

43、<p>　　將開關(guān)打到DBUS，讀數(shù)為3CH.</p><p><b>　　圖3-3</b></p><p>　　分析:STA R1,R0.該程序執(zhí)行為把R1的數(shù)給R0.讀出R0的數(shù)為10H.</p><p>　　用連續(xù)方式執(zhí)行一遍程序</p><p>　　令DP=0.DB=0.DZ=0.SWA=0.SWB=

44、0.SWC=0</p><p>　　令SW7-SW0為FFH.按QD.</p><p>　　令SW7-SW0為3CH.按QD.</p><p>　　令SWC=1.SWB=0.SWA=0</p><p>　　令SW7-SW0為FFH，按QD.</p><p>　　令SW7-SW0為01H，按QD.</p>

45、<p>　　將開關(guān)打到DBUS，讀數(shù)為3CH.</p><p>　　分析：單拍是DP=1，每次按動一次QD，只執(zhí)行一次微指令。</p><p>　　連續(xù)方式是按動一次QD，指令全部執(zhí)行完.</p><p><b>　　3.2微程序流程圖</b></p><p>　　圖3-4微程序流程圖

46、 第4章 課程設(shè)計總結(jié)</p><p>　　通過一周的課程設(shè)計，使我對計算機組成原理這門課程有了更深一層的理解。計算機組成原理本身就是一門理論與實踐緊密結(jié)合的學(xué)科，是計算機專業(yè)人員所必須熟練掌握的。</p><p>　　這次課程設(shè)計我獲益良多，平時我們能見到的都是計算機的外部結(jié)構(gòu)，在計算機組成原理的學(xué)習(xí)中，逐步對計算機的內(nèi)部結(jié)構(gòu)有了一

47、些了解，但始終都停留在理論階段。而在本次實驗，讓我們自己設(shè)計８位運算器并驗證驗證運算器功能發(fā)生器（74LS181）的組合功能，讓我對運算器的內(nèi)部結(jié)構(gòu)有了更深的了解，并且對計算機組成原理也有了更深層次的理解，同時這次課程設(shè)計還鍛煉了我的實驗動手能力，也培養(yǎng)了我的認(rèn)真負(fù)責(zé)的科學(xué)態(tài)度。</p><p>　　雖然課設(shè)時間比較短，但我還是在這段時間當(dāng)中學(xué)到很多東西。首先掌握了中斷系統(tǒng)的設(shè)計方法，從硬件、軟件結(jié)合的角度，模擬

48、單級中斷和終端返回的過程，進(jìn)一步了解了微程序控制器基本原理；其次是獨立思考能力和動手能力，連接電路時，不是機械的連線，還要考慮為什么這樣連接，不這樣連接會怎樣。在課設(shè)當(dāng)中，我不但在發(fā)現(xiàn)了理論學(xué)習(xí)中的一些不足，并且通過這次課程設(shè)計加深了對課程基本內(nèi)容的理解，進(jìn)一步認(rèn)識到理論與實現(xiàn)的一些差異。在進(jìn)行實驗時，僅僅按照實驗指導(dǎo)書上的內(nèi)容做是不能很好的完成的。例如，在設(shè)置完通用寄存器R0,R1的值后，當(dāng)讀取它們時沒有準(zhǔn)確讀出。其原因是中間少按了一

49、次CLR#.同時，在課程設(shè)計方法思路以及實際操作等基本技能和學(xué)習(xí)方法受到比較系統(tǒng)的鍛煉。進(jìn)一步提高了思維和動手的能力，并為以后的寫畢業(yè)設(shè)計論文乃至工作后的各種論文等打下堅實的基礎(chǔ)?？偟膩碚f使我受益匪淺。</p><p>　　這次課程設(shè)計要求連線仔細(xì)認(rèn)真，不能有半點錯誤，在剛做這個實驗的時候，我就由于粗心沒有正確的設(shè)置手動開關(guān)SW-B和ALU-B，導(dǎo)致存入的數(shù)據(jù)不正確?！∥以谶B線過程中也自己總結(jié)出了避免出錯的方法，

50、就是在接線圖上將已經(jīng)連接好的部分作上記號，連接完后再檢查一遍各個分區(qū)的條數(shù)是否和實驗接線圖上的一樣，如果一樣就可以進(jìn)行下面的實驗步驟，就算出錯了，改起來也容易多了。</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1]俸遠(yuǎn)榛.計算機組成原理與匯編語言.北京：電子工業(yè)出版社，2008年2月</p><p>　　[2]王愛英.計

51、算機組成與結(jié)構(gòu).北京：清華大學(xué)出版社，1998年3月</p><p>　　[3]白中英.計算機組成原理.北京:科學(xué)出版社,2006年1月</p><p>　　[4]王成.計算機組成原理實驗指導(dǎo)書與習(xí)題集.北京:清華大學(xué)出版社,2008年6月</p><p>　　[5]朱家鏗.計算機組成原理.沈陽:東北大學(xué)出版社,2005年2月</p><p>

52、;　　[6]潘松. 現(xiàn)代計算機組成原理. 北京：科學(xué)出版社,2007年6月</p><p>　　[7]許高攀. 計算機組成原理實驗指導(dǎo)書.廈門理工學(xué)院出版社,2007年7月</p><p>　　[8]白中英. 計算機組成原理題解題庫與實驗. 北京：科學(xué)出版社，2001年3月 </p><p>　　[9]孟傳良.計算機組成原理. 重慶：重慶大學(xué)出版社，2005年3月&