ic課程設(shè)計(jì) 四位與非門電路設(shè)計(jì)

1、<p><b>　　電子與信息工程學(xué)院</b></p><p>　　I C 課程設(shè)計(jì)報(bào)告</p><p>　　課題一： 四位與非門電路設(shè)計(jì) </p><p>　　課題二： 三輸入加法器電路 </p><p>　　專 業(yè) 電子科學(xué)與技術(shù) <

2、/p><p>　　班 級(jí) 電子1001 </p><p>　　學(xué) 號(hào) </p><p>　　學(xué)生姓名 </p><p>　　設(shè)計(jì)時(shí)間 2012—2013學(xué)年第二學(xué)期 </p

3、><p><b>　　目 錄</b></p><p><b>　　目錄2</b></p><p>　　課程一 四位與非門的電路設(shè)計(jì)4</p><p><b>　　一 概 要4</b></p><p><b>　　二 設(shè)計(jì)的原理4</

4、b></p><p>　　1 兩輸入與非門4</p><p>　　2 四輸入與非門符號(hào)圖及原理4</p><p><b>　　3 電路圖6</b></p><p>　　三、課程設(shè)計(jì)的過程6</p><p><b>　　1 網(wǎng)表文件6</b></p&

5、gt;<p>　　2 打開網(wǎng)表文件仿真7</p><p><b>　　3 延時(shí)分析：8</b></p><p>　　課程二 組合邏輯加法器8</p><p><b>　　一 設(shè)計(jì)目的8</b></p><p><b>　　二 設(shè)計(jì)原理8</b><

6、/p><p>　　1 加法器真值表：9</p><p><b>　　2 邏輯圖9</b></p><p><b>　　3 電路圖10</b></p><p>　　三 課程設(shè)計(jì)的過程10</p><p>　　1 網(wǎng)表文件10</p><p>　

7、　2 打開網(wǎng)表文件仿真11</p><p>　　3 仿真分析（延時(shí)分析）12</p><p>　　四 課程設(shè)計(jì)總結(jié)13</p><p>　　課程一 四位與非門的電路設(shè)計(jì)</p><p><b>　　一 概 要</b></p><p>　　隨著微電子技術(shù)的快速發(fā)展，人們生活水平不斷提高，使得

8、科學(xué)技術(shù)已融入到社會(huì)生活中每一個(gè)方面。而對(duì)于現(xiàn)代信息產(chǎn)業(yè)和信息社會(huì)的基礎(chǔ)來講，集成電路是改造和提升傳統(tǒng)產(chǎn)業(yè)的核心技術(shù)。隨著全球信息化、網(wǎng)絡(luò)化和知識(shí)經(jīng)濟(jì)浪潮的到來，集成電路產(chǎn)業(yè)的地位越來越重要，它已成為事關(guān)國(guó)民經(jīng)濟(jì)、國(guó)防建設(shè)、人民生活和信息安全的基礎(chǔ)性、戰(zhàn)略性產(chǎn)業(yè)。</p><p>　　集成電路有兩種。一種是模擬集成電路。另一種是數(shù)字集成電路。本課程設(shè)計(jì)講的是數(shù)字集成電路版圖設(shè)計(jì)的基本知識(shí)。然而在數(shù)字集成電路中CM

9、OS與非門的制作是非常重要的。 </p><p><b>　　二 設(shè)計(jì)的原理</b></p><p><b>　　1 兩輸入與非門</b></p><p>　　與非門是與門和非門的結(jié)合，先進(jìn)行與運(yùn)算，再進(jìn)行非運(yùn)算。與運(yùn)算輸入要求有兩個(gè)，如果輸入都用0和1表示的話，那么與運(yùn)算的結(jié)果就是這兩個(gè)數(shù)的乘積。如1和1（兩

10、端都有信號(hào)），則輸出為1；1和0，則輸出為0；0和0，則輸出為0。與非門的結(jié)果就是對(duì)兩個(gè)輸入信號(hào)先進(jìn)行與運(yùn)算，再對(duì)此與運(yùn)算結(jié)果進(jìn)行非運(yùn)算的結(jié)果。簡(jiǎn)單說，與非與非，就是先與后非。</p><p>　　其真值表和符號(hào)如下：</p><p>　　2 四輸入與非門符號(hào)圖及原理</p><p>　　當(dāng)輸入端A、B、C、D中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS管截止

11、，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)A、B、C、D全為高電平時(shí)，才會(huì)使四個(gè)串聯(lián)的NMOS管都導(dǎo)通，使四個(gè)并聯(lián)的PMOS管都截止，輸出為低電平。</p><p>　　其真值表和符號(hào)如下：</p><p><b>　　3 電路圖</b></p><p><b>　　三、課程設(shè)計(jì)的過程</b></p>

12、<p><b>　　1 網(wǎng)表文件</b></p><p>　　首先在orCAD中將上述原理圖繪制出，仿真后確保電路圖正確且能夠?qū)崿F(xiàn)與非功能，然后生成網(wǎng)表文件。在文本文檔中寫出HSPICE軟件所要求的網(wǎng)表文件，并另存為*.sp文件。</p><p><b>　　網(wǎng)表文件如下：</b></p><p>　　* CMO

13、S YUFEI </p><p>　　.OPTIONS LIST NODE POST</p><p>　　.TRAN 20P 40N</p><p>　　Vdd Vdd 0 5</p><p>　　MNCH_1 Y A 1 1 NCH W=25u L=10n </p><p>　　MNCH_2 1 B Gnd Gn

14、d NCH W=25u L=10n </p><p>　　MNCH_3 3 C 3 3 NCH W=25u L=10n </p><p>　　MNCH_4 3 D Gnd Gnd NCH W=25u L=10n </p><p>　　MPCH_1 Y A Vdd Vdd PCH W=25u L=10n </p><p>　　MPCH_2 Y

15、B Vdd Vdd PCH W=25u L=10n </p><p>　　MPCH_3 Y 3 Vdd Vdd PCH W=25u L=10n </p><p>　　MPCH_4 Y D Vdd Vdd PCH W=25u L=10n </p><p>　　V1 A 0 PULSE .2 4.8 0N 0N 0N 5N 10N</p><p>

16、;　　V2 B 0 PULSE .2 4.8 1N 1N 1N 5N 10N</p><p>　　V3 C 0 PULSE .2 4.8 1N 1N 1N 5N 10N</p><p>　　V4 D 0 PULSE .2 4.8 1N 1N 1N 5N 10N</p><p>　　.measure tran tf trig v(Y) val=4.5 fall=1

17、 targ v(Y) val=0.5 fall=1</p><p>　　.measure tran tr trig v(Y) val=0.5 rise=1 targ v(Y) val=4.5 rise=1</p><p>　　.measure tran tpdr trig v(A) val=2.5 rise=1 targ v(Y) val=2.5 fall=1</p><

18、;p>　　.measure tran tpdf trig v(A) val=2.5 fall=1 targ v(Y) val=2.5 rise=1</p><p>　　.measure tpd param='(tpdr+tpdf)/2'</p><p>　　.MODEL PCH PMOS LEVEL=1</p><p>　　.MODEL NCH

19、 NMOS LEVEL=1</p><p>　　.END </p><p>　　2 打開網(wǎng)表文件仿真</p><p>　　在HSPICE軟件點(diǎn)擊open打開上面的網(wǎng)表文件，仿真，</p><p>　　點(diǎn)擊Avanwaves如下圖所示：</p><p>　　加入輸出波形如圖所示：</p><

20、;p><b>　　3 延時(shí)分析：</b></p><p>　　* cmos quanjianqi </p><p>　　.measure tran tf trig v(Y) val=4.5 fall=1 targ v(Y) val=0.5 fall=1</p><p>　　.measure tran tr trig v(Y) val=

21、0.5 rise=1 targ v(Y) val=4.5 rise=1</p><p>　　.measure tran tpdr trig v(A) val=2.5 rise=1 targ v(Y) val=2.5 fall=1</p><p>　　.measure tran tpdf trig v(A) val=2.5 fall=1 targ v(Y) val=2.5 rise=1<

22、;/p><p>　　.measure tpd param='(tpdr+tpdf)/2'</p><p>　　****** transient analysis tnom= 25.000 temp= 25.000 </p><p><b>　　****** </b></p&g

23、t;<p>　　tf= 3.0085E-09 targ= 5.4969E-09 trig= 2.4884E-09</p><p>　　tr= 4.7429E-11 targ= 1.8407E-10 trig= 1.3664E-10</p><p>　　tpdr= 4.1155E-11 targ= 2.5412E-09 trig= 2.500

24、0E-09</p><p>　　tpdf= -8.3466E-09 targ= 1.5341E-10 trig= 8.5000E-09</p><p>　　tpd= -4.1527E-09</p><p>　　課程二 組合邏輯加法器</p><p><b>　　一 設(shè)計(jì)目的</b></p><

25、;p>　　1、掌握用SSI器件實(shí)現(xiàn)全加器的方法。 </p><p>　　2、掌握用MSI組合邏輯器件實(shí)現(xiàn)全加器的方法。 </p><p>　　3、掌握集成加法器的應(yīng)用。</p><p><b>　　二 設(shè)計(jì)原理</b></p><p>　　組合邏輯電路是數(shù)字電路中最常見的邏輯電路之一。組合邏輯電路的特點(diǎn)，就是在任意

26、時(shí)刻電路的輸出僅取決于該時(shí)刻的輸入信號(hào)，而與信號(hào)作用前電路所處的狀態(tài)無(wú)關(guān)。本實(shí)驗(yàn)是根據(jù)給定的邏輯功能，設(shè)計(jì)出實(shí)現(xiàn)這些功能的組合邏輯電路。</p><p>　　不考慮低位進(jìn)位，只本位相加，稱半加。實(shí)現(xiàn)半加的電路，為半加器?？紤]低位進(jìn)位的加法稱為全加。實(shí)現(xiàn)全加的電路，為全加器。實(shí)現(xiàn)三個(gè)輸入變量（一位二進(jìn)制數(shù)）全加運(yùn)算功能的電路稱為1位全加器。實(shí)現(xiàn)多位二進(jìn)制數(shù)相加有串行多位加法和并行多位加法兩種形式，其中比較簡(jiǎn)單的一種

27、電路是采用多個(gè)1位全加器并行相加，逐位進(jìn)位的方式。</p><p><b>　　1 加法器真值表：</b></p><p><b>　　2 邏輯圖</b></p><p><b>　　3 電路圖</b></p><p>　　三 課程設(shè)計(jì)的過程</p><p

28、><b>　　1 網(wǎng)表文件</b></p><p>　　首先在orCAD中將上述原理圖繪制出，仿真后確保電路圖正確且能夠?qū)崿F(xiàn)與非功能，然后生成網(wǎng)表文件。在文本文檔中寫出HSPICE軟件所要求的網(wǎng)表文件，并另存為*.sp文件。</p><p><b>　　網(wǎng)表文件如下：</b></p><p>　　* CMOS ad

29、der3 </p><p>　　.OPTIONS LIST NODE POST</p><p>　　.TRAN 200P 50N</p><p>　　Vdd Vdd 0 5V</p><p>　　MNCH_10 10 A 5 5 NCH L=2.5U W=25U </p><p>　　MNCH_20 5 B Gn

30、d Gnd NCH L=2.5U W=25U </p><p>　　MNCH_5 20 B Gnd Gnd NCH L=2.5U W=25U </p><p>　　MNCH_6 9 10 20 20 NCH L=2.5U W=25U </p><p>　　MNCH_CARRY 20 A Gnd Gnd NCH L=2.5U W=25U </p>

31、<p>　　MNCH_8 20 B Gnd Gnd NCH L=2.5U W=25U </p><p>　　MNCH_9 20 C Gnd Gnd NCH L=2.5U W=25U </p><p>　　MNCH_10 9 C 110 110 NCH L=2.5U W=25U </p><p>　　MNCH_11 110 A 15 15 NCH L

32、=2.5U W=25U </p><p>　　MNCH_12 15 B Gnd Gnd NCH L=2.5U W=25U </p><p>　　MNCH_110 CARRY 10 Gnd Gnd NCH L=2.5U W=25U </p><p>　　MNCH_120 sum 9 Gnd Gnd NCH L=2.5U W=25U </p>&l

33、t;p>　　MNCH_1 20 A Gnd Gnd NCH L=2.5U W=25U </p><p>　　MNCH_2 10 C 20 20 NCH L=2.5U W=25U </p><p>　　MPCH_10 8 B Vdd Vdd PCH L=2.5U W=25U </p><p>　　MPCH_11 11 B 12 12 PCH L=2.5U

34、W=25U </p><p>　　MPCH_12 9 C 11 11 PCH L=2.5U W=25U </p><p>　　MPCH_110 sum 9 Vdd Vdd PCH L=2.5U W=25U </p><p>　　MPCH_120 CARRY 10 Vdd Vdd PCH L=2.5U W=25U </p><p>　　

35、MPCH_1 10 A 2 2 PCH L=2.5U W=25U </p><p>　　MPCH_2 2 B 1 1 PCH L=2.5U W=25U </p><p>　　MPCH_10 1 B Vdd Vdd PCH L=2.5U W=25U </p><p>　　MPCH_20 10 C 1 1 PCH L=2.5U W=25U </p>

36、<p>　　MPCH_5 1 A Vdd Vdd PCH L=2.5U W=25U </p><p>　　MPCH_6 8 C Vdd Vdd PCH L=2.5U W=25U </p><p>　　MPCH_CARRY 8 A Vdd Vdd PCH L=2.5U W=25U </p><p>　　MPCH_8 12 A 8 8 PCH L=2.

37、5U W=25U </p><p>　　MPCH_9 9 10 8 8 PCH L=2.5U W=25U </p><p>　　V1 A 0 PULSE .2 4.8 0N 0N 0N 5N 10N</p><p>　　V2 B 0 PULSE .2 4.8 0N 0N 0N 5N 10N</p><p>　　V10 C 0 PULSE

38、 .2 4.8 0N 0N 0N 5N 10N</p><p>　　.measure tran tf trig v(SUM) val=20.5 fall=1 targ v(SUM) val=0.5 fall=1</p><p>　　.measure tran tr trig v(SUM) val=0.5 rise=1 targ v(SUM) val=20.5 rise=1</p&g

39、t;<p>　　.measure tran tpdr trig v(SUM) val=2.5 rise=1 targ v(SUM) val=2.5 fall=1</p><p>　　.measure tran tpdf trig v(B) val=2.5 fall=1 targ v(SUM) val=2.5 rise=1</p><p>　　.measure tpd para

40、m='(tpdr+tpdf)/2'</p><p>　　.MODEL PCH PMOS LEVEL=1 </p><p>　　.MODEL NCH NMOS LEVEL=1 </p><p><b>　　.END</b></p><p>　　2 打開網(wǎng)表文件仿真</p><p>　

41、　在HSPICE軟件點(diǎn)擊open打開上面的網(wǎng)表文件，仿真，如下圖所示：</p><p>　　點(diǎn)擊Avanwaves加入輸出波形如圖所示：</p><p>　　3 仿真分析（延時(shí)分析）</p><p>　　* cmos quanjianqi </p><p>　　.measure tran tf trig v(SUM) val=20.5 fal

42、l=1 targ v(SUM) val=0.5 fall=1</p><p>　　.measure tran tr trig v(SUM) val=0.5 rise=1 targ v(SUM) val=20.5 rise=1</p><p>　　.measure tran tpdr trig v(SUM) val=2.5 rise=1 targ v(SUM) val=2.5 fall=1&

43、lt;/p><p>　　.measure tran tpdf trig v(B) val=2.5 fall=1 targ v(SUM) val=2.5 rise=1</p><p>　　.measure tpd param='(tpdr+tpdf)/2'</p><p>　　****** transient analysis

44、 tnom= 25.000 temp= 25.000 </p><p><b>　　****** </b></p><p>　　tf= 3.0085E-09 targ= 5.4969E-09 trig= 2.4884E-09</p><p>　　tr= 4.7429E-11 targ= 1.8407E-1

45、0 trig= 1.3664E-10</p><p>　　tpdr= 4.1155E-11 targ= 2.5412E-09 trig= 2.5000E-09</p><p>　　tpdf= -8.3466E-09 targ= 1.5341E-10 trig= 8.5000E-09</p><p>　　tpd= -4.1527E-09&l

46、t;/p><p><b>　　四 課程設(shè)計(jì)總結(jié)</b></p><p>　　通過本次課程設(shè)計(jì)，使用了電路設(shè)計(jì)與仿真軟件HSPICE，并練習(xí)用網(wǎng)表文件來描述模擬電路，用MOS器件來設(shè)計(jì)四位邏輯輸入與非門電路，使我對(duì)HSPICE軟件 有一個(gè)更深層次的認(rèn)識(shí)。</p><p>　　做課程設(shè)計(jì)同時(shí)也是對(duì)課本知識(shí)的鞏固和加強(qiáng)，由于課本上的知識(shí)太多平時(shí)課間的學(xué)習(xí)

47、并不能很好的理解和運(yùn)用而且考試內(nèi)容有限，所以在這次課程設(shè)計(jì)過程中對(duì)整個(gè)數(shù)字芯片全定制設(shè)計(jì)流程有了一個(gè)總體的認(rèn)識(shí)。學(xué)會(huì)了數(shù)字集成電路中MOS管參數(shù)的設(shè)計(jì)。我們更加明白了很多比如說寄生電容包含幾部分，分別怎么計(jì)算還有寄生電容對(duì)芯片功耗和延時(shí)的影響及估算等課堂上學(xué)過又很模糊的東西。 印象最深的是版圖設(shè)計(jì)當(dāng)中遇到了非常多的問題由于第一次接觸版圖又沒有認(rèn)真閱讀數(shù)據(jù)手冊(cè)。版圖繪制過程中出現(xiàn)了很多規(guī)則上的錯(cuò)誤導(dǎo)致后面規(guī)則檢查不能通過。 平時(shí)看課本時(shí)

48、有時(shí)問題老是弄不懂做完課程設(shè)計(jì)那些問題就迎刃而解了。而且還可以記住很多東西。比如超前加法器如何實(shí)現(xiàn)超前進(jìn)位的通過動(dòng)手實(shí)踐讓我對(duì)其結(jié)構(gòu)映象深刻原理更加明白了。通過這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來，從理論中得出結(jié)論，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。認(rèn)識(shí)來源于實(shí)踐，實(shí)踐是認(rèn)識(shí)的動(dòng)力和最終目的，實(shí)踐是檢驗(yàn)真理的唯一標(biāo)準(zhǔn)。 在設(shè)計(jì)過程中會(huì)經(jīng)常會(huì)遇到這樣那樣的