基于cpld的字符液晶顯示課程設(shè)計(jì)

1、<p>　　課 程 設(shè) 計(jì) 說 明 書</p><p>　　課程設(shè)計(jì)名稱： EDA技術(shù)課程設(shè)計(jì) </p><p>　　題 目： 基于CPLD的字符液晶顯示 </p><p>　　學(xué) 生 姓 名：

2、 </p><p>　　專 業(yè)： 測控技術(shù)與儀器 </p><p>　　學(xué) 號： </p><p>　　指 導(dǎo) 教師：

3、 </p><p>　　日期：2012年 5月 25 日</p><p>　　基于CPLD的字符液晶顯示 </p><p>　　摘要:伴隨著社會的進(jìn)步，如今的很多東西都不再用傳統(tǒng)材料制作，比如：廣告牌等。它們都更換為更具吸引力的液晶顯示屏?，F(xiàn)如今EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域也在不斷地?cái)U(kuò)大與

4、深入，CPLD芯片集成度也在不斷提升，本設(shè)計(jì)就是在EDA技術(shù)蓬勃發(fā)展的今天利用CPLD芯片實(shí)現(xiàn)對液晶的字符顯示控制，使其顯示16*2個(gè)字符。顯示模塊采用有限狀態(tài)機(jī)進(jìn)行設(shè)計(jì)，運(yùn)用Altium Designer6.9繪制最小系統(tǒng)原理圖，程序采用Verilog硬件描述語言編寫，描述液晶顯示電路，并且利用QuartusII完成對電路的功能仿真。</p><p>　　關(guān)鍵詞：EDA CPLD 字符液晶顯示 狀態(tài)機(jī) 仿真

5、 最小系統(tǒng) </p><p>　　CPLD based on the character LCD display</p><p>　　Abstract: Along with the progress of society, now a lot of things are no longer in use of traditional materials, such as: billbo

6、ard. They are replaced by the more attractive LCD screen. Nowadays, the development of EDA technology and applications are constantly expanding and deepening, the CPLD chip integration level is also rising, this design i

7、s in EDA technology develops flourishingly today use CPLD chip on the LCD character display control, which displays16*2 characters. Display module by us</p><p>　　Key words: EDA CPLD character liquid crysta

8、l display state machine simulation the most small system</p><p><b>　　目錄</b></p><p>　　1EDA技術(shù)的概述及發(fā)展趨勢1</p><p>　　1.1EDA技術(shù)的概述1</p><p>　　1.2EDA技術(shù)的發(fā)展趨勢1&l

9、t;/p><p>　　2總體方案設(shè)計(jì)3</p><p>　　2.1設(shè)計(jì)方案一3</p><p>　　2.2設(shè)計(jì)方案二3</p><p>　　2.3設(shè)計(jì)方案三4</p><p>　　2.4方案比較4</p><p>　　2.5方案選擇5</p><p>

10、　　3主要單元模塊設(shè)計(jì)6</p><p>　　3.1電源電路6</p><p>　　3.2時(shí)鐘輸入電路7</p><p>　　3.3液晶顯示電路7</p><p>　　3.4JTAG下載電路8</p><p>　　3.5電源濾波電路9</p><p>　　4特殊器件介紹

11、10</p><p>　　4.11062液晶10</p><p>　　4.2EPM570T144C5器件介紹11</p><p><b>　　5軟件實(shí)現(xiàn)12</b></p><p>　　6系統(tǒng)仿真及調(diào)試16</p><p>　　7最小系統(tǒng)原理17</p><

12、;p>　　8總結(jié)與體會18</p><p><b>　　9致謝19</b></p><p>　　10參考文獻(xiàn)20</p><p><b>　　附錄I21</b></p><p>　　EDA技術(shù)的概述及發(fā)展趨勢</p><p><b>　　EDA技

13、術(shù)的概述</b></p><p>　　在現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)中，EDA技術(shù)已經(jīng)成為一種普遍的工具，對于設(shè)計(jì)者而言，熟練地掌握EDA技術(shù)，可以極大地提高工作效率，起到事半功倍的效果?，F(xiàn)代數(shù)字產(chǎn)品在性能提高、復(fù)雜度增高的同時(shí)，更新?lián)Q代的步伐也越來越快，實(shí)現(xiàn)這種進(jìn)步的因素在于芯片制造技術(shù)和設(shè)計(jì)技術(shù)的進(jìn)步。 </p><p>　　芯片制造技術(shù)以微細(xì)加工技術(shù)為代表，目前已進(jìn)展到深亞微米級

14、階段，可以在幾平方厘米的芯片上集成數(shù)千萬個(gè)晶體管。摩爾曾經(jīng)對半導(dǎo)體集成技術(shù)的發(fā)展做出預(yù)言：大約每18個(gè)月，芯片的集成度提高1倍，他的預(yù)言被人們稱為摩爾定律（Moor’s law）.幾十年來，集成電路的發(fā)展與這個(gè)預(yù)言非常吻合，數(shù)字器件經(jīng)歷了從SSI,MSI,LSI到VISI，直到現(xiàn)在的SoC(system on Chip,芯片系統(tǒng))，我們已經(jīng)能夠把一個(gè)完整的電子系統(tǒng)集成在一個(gè)芯片上。還有一種器件的出現(xiàn)極大改變改變了設(shè)計(jì)制作電子系統(tǒng)的方式和

15、方法，這就是可編程邏輯器件（Programmable Logic Device,PLD）.PLD器件是20世紀(jì)70年代后期發(fā)展起來的一種器件，它經(jīng)歷了可編程邏輯陣列（Programmable Logic Array,PLA）,通用陣列邏輯（Generic Array Logic,GAL）等簡單形式到現(xiàn)場可編程門陣列（Field Programmable Gate Array,FPGA）和復(fù)雜可編程邏輯器件（Complex Program

16、mable Logic Device,CPLD）的高級形式的發(fā)展</p><p>　　電子系統(tǒng)的設(shè)計(jì)理念和設(shè)計(jì)方法也發(fā)生了深刻的變化，從電子CAD、電子CAE到電子設(shè)計(jì)自動化（Electronic Design Automation,EDA）,設(shè)計(jì)自動化程度越來越高，設(shè)計(jì)復(fù)雜性也越來越強(qiáng)。</p><p>　　EDA技術(shù)已經(jīng)成為現(xiàn)代電子設(shè)計(jì)技術(shù)的有力工具，沒有EDA技術(shù)的支持，要完成超大規(guī)

17、模集成電路的設(shè)計(jì)和制造是不可想象的，反過來，生產(chǎn)制造技術(shù)的進(jìn)步又不斷對EDA技術(shù)提出新的要求，促使其不斷向前發(fā)展。</p><p>　　EDA技術(shù)的發(fā)展趨勢</p><p>　　電子設(shè)計(jì)技術(shù)的核心就是EDA技術(shù)，EDA是指以計(jì)算機(jī)為工作平臺，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、智能化技術(shù)最新成果而研制成的電子CAD通用軟件包，主要能輔助進(jìn)行三方面的設(shè)計(jì)工作，即IC設(shè)計(jì)、電子電路設(shè)計(jì)和PCB設(shè)計(jì)。

18、EDA技術(shù)已有30年的發(fā)展歷程，大致可分為三個(gè)階段。70年代為計(jì)算機(jī)輔助設(shè)計(jì)(CAD)階段，人們開始用計(jì)算機(jī)輔助進(jìn)行IC版圖編輯、PCB布局布線，取代了手工操作。80年代為計(jì)算機(jī)輔助工程(CAE)階段。與CAD相比，CAE除了有純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)。CAE的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線，PCB后分析。90年代為電子系統(tǒng)設(shè)計(jì)

19、自動化(EDA)階段。</p><p>　　隨著市場需求的增長，集成工藝水平及計(jì)算及自動化設(shè)計(jì)技術(shù)的不斷提高，單片系統(tǒng)或系統(tǒng)集成芯片成為IC設(shè)計(jì)的主流它表現(xiàn)在</p><p>　　超大規(guī)模集成電路技術(shù)水平的不斷提高，超深亞微米級（VDSM）工藝已經(jīng)走向成熟，在一個(gè)芯片上完成系統(tǒng)級的集成已經(jīng)成為現(xiàn)實(shí)。</p><p>　　由于工藝線寬的不斷減小，在半導(dǎo)體材料上的許多寄

20、生效應(yīng)已經(jīng)不能被忽略，這對EDA工具提出了更高的要求。同時(shí)也使得IC生產(chǎn)線的投資更為巨大，可編程邏輯器件開始進(jìn)入傳統(tǒng)的ASIC市場。</p><p>　　市場對電子產(chǎn)品提出更高的要求，同時(shí)設(shè)計(jì)效率也是一個(gè)產(chǎn)品能否成功的關(guān)鍵因素，促使EDA工具和IP核應(yīng)用更為廣泛。</p><p>　　高性能的EDA工具將得到長足發(fā)展，其自動化和智能化程度將不斷提高，從而為嵌入式系統(tǒng)設(shè)計(jì)提供了強(qiáng)大的開發(fā)環(huán)境

21、。此外，計(jì)算機(jī)硬件平臺性能的大幅度提高，也為復(fù)雜的SoC設(shè)計(jì)提供了物質(zhì)基礎(chǔ)。</p><p>　　現(xiàn)在的HDL只提供行為級或功能級的描述，尚無法完成系統(tǒng)級的抽象描述。因此人們正在嘗試開發(fā)一種新的系統(tǒng)給設(shè)計(jì)語言來完成這一工作，如System, System Verilog等。此外隨著系統(tǒng)開發(fā)對EDA技術(shù)的目標(biāo)器件各種性能指標(biāo)要求的提高，ASIC和FPGA將更大程度的相互融合，兩者之間正在誕生一種“雜交”產(chǎn)品，互相融

22、合，取長補(bǔ)短，以滿足成本和上市速度的要求?，F(xiàn)在傳統(tǒng)ASIC設(shè)計(jì)和FPGA之間的界限正變得越來越模糊，系統(tǒng)級芯片不僅集成RAM和微處理器，也集成FPGA。</p><p>　　從目前的EDA技術(shù)來看，EDA技術(shù)發(fā)展迅速，應(yīng)用廣泛，涉及各行各業(yè)，設(shè)計(jì)水平不斷提高，設(shè)計(jì)工具不斷完善。</p><p><b>　　總體方案設(shè)計(jì)</b></p><p>

23、<b>　　設(shè)計(jì)方案一</b></p><p>　　由單片機(jī)AT89C52來實(shí)現(xiàn)字符液晶顯示。</p><p>　　圖2-1 利用單片機(jī)實(shí)現(xiàn)液晶顯示硬件原理圖</p><p>　　方案一的原理簡述：該方案是用單片機(jī)AT89C52來實(shí)現(xiàn)字符液晶顯示。通過編程實(shí)現(xiàn)對單片機(jī)的控制，顯示出想要顯示出來的字符。</p><p>

24、<b>　　設(shè)計(jì)方案二</b></p><p>　　采用FPGA 器件實(shí)現(xiàn)液晶顯示。</p><p>　　圖2-2 FPGA與字符液晶顯示H1602B的框架結(jié)構(gòu)圖</p><p>　　方案二的原理簡述：FPGA主要是指采用四輸入查找表(LUT4)的基于SRAM的器件，因?yàn)镾RAM是揮發(fā)的，掉電丟失數(shù)據(jù)，所以FPGA需要外部配置ROM，上電的時(shí)

25、候，從外部的ROM把FPGA的配置數(shù)據(jù)導(dǎo)入到FPGA芯片內(nèi)部后工作。具有SRAM的FPGA采用標(biāo)準(zhǔn)的CMOS制造工藝，可以隨著最新的工藝而更新?lián)Q代，給用戶帶來了實(shí)惠；衡量FPGA容量的一個(gè)基本指標(biāo)是邏輯單元(Logic cell或者Logic element),由一個(gè)可編程得LUT4和一個(gè)可編程的DFF組成，LUT4完成組合邏輯功能，而DFF用來實(shí)現(xiàn)時(shí)序功能。FPGA的容量從幾千的邏輯單元到幾十萬的邏輯單元不等。如Altera的Cycl

26、one/II/III和Stratix/II/II系列芯片，Xilinx Spartan3/3E/3A/3AN和Virtex4/5系列芯片都是FPGA器件。</p><p><b>　　設(shè)計(jì)方案三</b></p><p>　　基于復(fù)雜可編程邏輯器件CPLD，通過EDA技術(shù)，采用VerilogHDL硬件描述語言實(shí)現(xiàn)液晶顯示。</p><p>　　圖

27、2-3 CPLD與字符液晶HS162的接口典型電</p><p>　　方案三的原理簡述：液晶顯示器件（LCD）是一種平板薄型顯示器件，它的驅(qū)動電壓很低、工作電流極小。它是一種專門用來顯示字母、數(shù)字、符號等的點(diǎn)陣型液晶模塊，它由32個(gè)5*8點(diǎn)陣字符位組成，每一個(gè)點(diǎn)陣字符位都可以顯示一個(gè)字符，但是它不能顯示圖形。模塊內(nèi)部自帶有160個(gè)5*8點(diǎn)陣字型的字符發(fā)生器CHROM和8個(gè)可由用戶自定義的5*8的字符發(fā)生器CGR

28、AM。</p><p>　　本次設(shè)計(jì)原理圖如圖2-3所示：D0-D7為傳給液晶的數(shù)據(jù)（可能為顯示數(shù)字或控制液晶指令），RS用于控制將D0-D7的數(shù)據(jù)寫入指令寄存器還是數(shù)據(jù)寄存器，RW為讀寫控制信號，E為使能信號。電位器調(diào)節(jié)液晶的對比度，以到最佳顯示效果。</p><p><b>　　方案比較</b></p><p>　　通過方案一二三的比較，可

29、以看出方案一的設(shè)計(jì)使用分立元件電路較為多，因此會增加電路調(diào)試難度，且電路的不穩(wěn)定性也會隨之增加，而采用CPLD芯片實(shí)現(xiàn)的電路，由于在整體性上較好，在信號的處理和整個(gè)系統(tǒng)的控制中,CPLD的方案能大大縮減電路的體積,提高電路的穩(wěn)定性。此外其先進(jìn)的開發(fā)工具使整個(gè)系統(tǒng)的設(shè)計(jì)調(diào)試周期大大縮短，一般來講，同樣的邏輯，基于FPGA要比基于單片機(jī)要快很多，因?yàn)樗鼈児ぷ鞯脑硎峭耆煌摹纹瑱C(jī)是基于指令工作的，同樣的激勵到達(dá)單片機(jī)后，單片機(jī)首先要判斷

30、，然后讀取相應(yīng)的指令，最后作出相應(yīng)，這每一步都是需要在單片機(jī)的時(shí)鐘驅(qū)動下一步步的進(jìn)行。而基于FPGA則是把相應(yīng)的邏輯“暫時(shí)”固化為硬件電路了，它對激勵作出的響應(yīng)速度就是電信號從FPGA的一個(gè)管腳傳播另一個(gè)管腳的傳播速度，當(dāng)然這指的是異步邏輯，同時(shí)電信號也要在芯片內(nèi)進(jìn)行一些柵電容的充放電動作，但這些動作都是非常非常快的。本次設(shè)計(jì)不是很復(fù)雜，也不需要大量LE，但CPLD比FPGA更加適合編程調(diào)試，F(xiàn)PGA的價(jià)格也是CPLD倍數(shù)。</p

31、><p><b>　　方案選擇</b></p><p>　　在現(xiàn)代SOC技術(shù)的引領(lǐng)下，人們對低故障、高實(shí)時(shí)、高可靠、高穩(wěn)定的性能更加青睞，結(jié)合本設(shè)計(jì)的要求及綜合以上比較的情況，我們選擇了基于CPLD的液晶顯示方案三。</p><p><b>　　主要單元模塊設(shè)計(jì)</b></p><p>　　本設(shè)計(jì)由CP

32、LD作為控制芯片，通過VreilogHDL硬件描述語言設(shè)計(jì)，運(yùn)用自頂而下的設(shè)計(jì)思想，按功能逐層分割實(shí)現(xiàn)層次化的設(shè)計(jì)。下面介紹主要模塊的功能及作用。</p><p><b>　　電源電路</b></p><p>　　電源采用集成穩(wěn)壓電路 ,器件用LM 7805 ,三端式集成穩(wěn)壓器的輸出電壓是固定的，在使用中不能進(jìn)行調(diào)整，固定正電壓輸出。濾波器電容一般采用幾百~幾千微法。

33、當(dāng)穩(wěn)壓器距離整流濾波電路比較遠(yuǎn)時(shí)，再輸入端必須接入電容器，以抵消電路的電感效應(yīng)，防止產(chǎn)生自激震蕩，輸出電容用以濾除輸出端的高頻信號，改善電路的瞬態(tài)響應(yīng)。P1輸入8到12V的直流電壓，輸入的直流電壓通過一個(gè)保護(hù)二極管后，通過一個(gè)三端集成穩(wěn)壓器LM7805得到一個(gè)5V的直流電源，將此時(shí)的輸出電壓再經(jīng)過一次電容濾波，得到一個(gè)穩(wěn)定的＋5V直流電源輸出。圖3-1為電源電路圖。</p><p>　　圖3-1 5V數(shù)字電源電

34、路</p><p>　　采用BM1117-3.3穩(wěn)壓芯片進(jìn)行3.3V電壓設(shè)計(jì)，設(shè)計(jì)電路簡單，紋波比較小。其典型應(yīng)用如下所示：</p><p>　　圖3-2 3.3V電源電路</p><p>　　由圖3-1中輸出的5V直流電壓作為輸入電壓，經(jīng)過穩(wěn)壓器件BM1117-3.3變換后，經(jīng)過濾波電容濾波后得到3.3V穩(wěn)定的直流電源。D401做為電源指示燈的作用，燈亮表示輸出電

35、壓正常。</p><p><b>　　時(shí)鐘輸入電路</b></p><p>　　時(shí)鐘電路是組成本設(shè)計(jì)的最重要部分，它的主要作用是向顯卡、網(wǎng)卡、主板等配件的各部分提供基準(zhǔn)頻率。CPLD的時(shí)鐘電路主要是保持系統(tǒng)內(nèi)的各部分工作可同步 ，還有提供時(shí)序的標(biāo)準(zhǔn)時(shí)刻，讓電路按準(zhǔn)確時(shí)序工作。圖3-3為時(shí)鐘輸入電路。</p><p>　　圖3-3 時(shí)鐘輸入電路&

36、lt;/p><p><b>　　液晶顯示電路</b></p><p>　　液晶顯示器件（LCD）是一種平板薄型顯示器件，它的驅(qū)動電壓很低、工作電流極小。它是一種專門用來顯示字母、數(shù)字、符號等的點(diǎn)陣型液晶模塊，它由32個(gè)5*8點(diǎn)陣字符位組成，每一個(gè)點(diǎn)陣字符位都可以顯示一個(gè)字符，但是它不能顯示圖形。模塊內(nèi)部自帶有160個(gè)5*8點(diǎn)陣字型的字符發(fā)生器CHROM和8個(gè)可由用戶自定義

37、的5*8的字符發(fā)生器CGRAM。</p><p>　　D0-D7為傳給液晶的數(shù)據(jù)（可能為顯示數(shù)字或控制液晶指令），RS用于控制將D0-D7的數(shù)據(jù)寫入指令寄存器還是數(shù)據(jù)寄存器，RW為讀寫控制信號，E為使能信號。電位器調(diào)節(jié)液晶的對比度，以到最佳顯示效果。</p><p>　　圖3-4 液晶顯示電路</p><p>　　CPLD芯片與液晶顯示器件（LCD）的管腳鎖定如表

38、3-1所示：</p><p>　　表3-1 CPLD與1062的管腳對應(yīng)關(guān)系</p><p><b>　　JTAG下載電路</b></p><p>　　JTAG是英文“Joint Test Action Group（聯(lián)合測試行為組織）”的詞頭字母的簡寫，該組織成立于1985年，是由幾家主要的電子制造商發(fā)起制訂的PCB 和IC 測試標(biāo)準(zhǔn)。JTA

39、G 建議于1990年被IEEE 批準(zhǔn)為IEEE1149.1-1990 測試訪問端口和邊界掃描結(jié)構(gòu)標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)規(guī)定了進(jìn)行邊界掃描所需要的硬件和軟件。自從1990 年批準(zhǔn)后，IEEE 分別于1993 年和1995 年對該標(biāo)準(zhǔn)作了補(bǔ)充，形成了現(xiàn)在使用的IEEE1149.1a-1993 和IEEE1149.1b-1994。JTAG 主要應(yīng)用于：電路的邊界掃描測試和可編程芯片的在線系統(tǒng)編程。</p><p>　　標(biāo)準(zhǔn)的 J

40、TAG 接口是 4 線： TMS 、 TCK 、 TDI 、 TDO ，分別為測試模式選擇、測試時(shí)鐘、測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。 JTAG 測試允許多個(gè)器件通過 JTAG 接口串聯(lián)在一起，形成一個(gè) JTAG 鏈，能實(shí)現(xiàn)對各個(gè)器件分別測試。 JTAG 接口還常用于實(shí)現(xiàn) ISP （ In-System Programmable 在系統(tǒng)編程）功能，如對 FLASH器件進(jìn)行編程等。通過 JTAG 接口，可對芯片內(nèi)部的所有部件進(jìn)行訪

41、問，因而是開發(fā)調(diào)試嵌入式系統(tǒng)的一種簡潔高效的手段。目前 JTAG 接口的連接有兩種標(biāo)準(zhǔn)，即 14 針接口和 20 針接口。其典型連接如圖所示：（其中JTAG_TCK, JTAGTDO, JTAG_TMS JTAG_TDI分別對應(yīng)接CPLD相應(yīng)的管腳）。</p><p>　　圖 3-6 JTAG下載電路</p><p><b>　　電源濾波電路</b></p&g

42、t;<p>　　由于CPLD可以工作在幾百兆的時(shí)鐘頻率下，對電源的要求比較高，為了改善電源的品質(zhì)，在CPLD的每個(gè)電源管腳處都加上一個(gè)濾波電容。</p><p>　　圖3-7 電源濾波電路</p><p><b>　　特殊器件介紹</b></p><p><b>　　1062液晶</b></p>

43、<p>　　1602是指顯示的內(nèi)容為 16*2，即可以顯示兩行，每行 16個(gè)字符。目前市面上字符液晶絕大多數(shù)是基于SPLC780C液晶芯片的，控制原理是完全相同的，因此基于SPLC780C 寫的控制程序可以很方便地應(yīng)用于市面上大部分的字符型液晶。目前市面上最常見的1602液晶背光主要有兩種，一種是普通的黃綠色背光，黑色的文字，另一種顯示屏是藍(lán)色背光白色字體。前者使用更加廣泛，成本低廉，后者顯示的效果更加美觀，但是價(jià)格也相對較

44、高。此外還分別有單芯片與雙芯片的版本。LCD背面的黑塊內(nèi)部就封裝了控制芯片，市面上許多低廉的1602都是單芯片驅(qū)動，性能不穩(wěn)定，雙芯片的價(jià)格要上高一些，但是穩(wěn)定性要遠(yuǎn)遠(yuǎn)好于單芯片的1602。本實(shí)驗(yàn)板采用了深圳亞斌電子有限公司生產(chǎn)的藍(lán)色背光的雙芯片YB1602A 液晶模塊。YB1602A采用COB工藝制作，結(jié)構(gòu)穩(wěn)定，使用壽命長，可以應(yīng)用于智能儀器儀表，通訊，辦公自動化以及軍工領(lǐng)域。字符型LCD1602通常有14條引腳線或者16條引腳線的L

45、CD，多出來的2條線是背光電源線VCC(15腳)和地線GND(16腳)。</p><p>　　1062液晶模塊內(nèi)部的字符發(fā)生存儲器（CGROM）已經(jīng)存儲了128個(gè)不同的點(diǎn)陣字符圖形，有阿拉伯?dāng)?shù)字、英文字母的大小寫及常用符號等，每個(gè)字符都有一個(gè)固定的代碼。1062的讀寫操作屏幕和光標(biāo)都是通過指令編程來實(shí)現(xiàn)的。1062液晶模塊內(nèi)部的控制器由11條控制指令，如表所示：</p><p>　　表4-

46、11062液晶控制指令 </p><p>　　液晶模塊屬于慢顯示設(shè)備，因此在執(zhí)行每條指令之前一定要確認(rèn)模塊的忙標(biāo)志為低電平，表示不忙，否則指令失效，顯示字符時(shí)要首先輸入顯示字符地址，也就是告訴模塊在哪里顯示字符，表4-2是1062的內(nèi)部顯示地址。</p><p>　　表4-2 1062的內(nèi)部顯示地址</p><p>　　EPM570T144C5器件介紹</p&

47、gt;<p>　　EPM570T144C5器件是Altera公司在2000推出的2.5V低價(jià)格SRAM工藝FPGA結(jié)構(gòu)與10KE類似，帶嵌入式存儲塊（EAB）,部分型號帶PLL，主要有1K10、1K30、1K50、1K100等型號。EP1K30TC144器件中，EP1K表示器件類型，30表示器件內(nèi)有30K個(gè)邏輯門，T代表封裝類型，C表示用途為商用，144表示管腳數(shù)為144個(gè)。</p><p>　　圖

48、4-1 EPM570T144C5的原理圖</p><p><b>　　軟件實(shí)現(xiàn)</b></p><p>　　顯示模塊運(yùn)用狀態(tài)機(jī)來實(shí)現(xiàn)，在設(shè)計(jì)中設(shè)置8個(gè)狀態(tài)，分別是起始狀態(tài)CLEAR，設(shè)置CGRAM狀態(tài)SETMODE，工作方式設(shè)置狀態(tài)SETFUCTION，顯示方式設(shè)置狀態(tài)SWITCHMODE，輸入方式設(shè)置狀態(tài)SETMODE，光標(biāo)歸位狀態(tài)RETURNCURSOR，字符移

49、位狀態(tài)SHIFT，寫RAM狀態(tài)WRITERAM。字符液晶控制器狀態(tài)轉(zhuǎn)移圖如XX所示。由于DE2-70的晶振平率為50MHZ，在程序中從50MHZ分頻得到4HZ時(shí)鐘頻率，本設(shè)計(jì)在液晶上顯示字符串為“JUST DO IT! You are the best”,其中的字符總共32個(gè)。</p><p>　　圖5-1 字符液晶控制器狀態(tài)圖</p><p><b>　　程序設(shè)計(jì)部分：<

50、/b></p><p>　　module lcd_1062(clk,rst,lcd_e,lcd_rw,lcd_rs,data);</p><p>　　input clk,rst;</p><p>　　output lcd_e,lcd_rw,lcd_rs; reg lcd_rw,lcd_rs;</p><p>　　output[7:0]

51、data;</p><p>　　reg[7:0] data; reg[10:0] state; reg[6:0] count;</p><p>　　reg[255:0] data_in_buf;</p><p>　　reg flag,clk2KHz;</p><p>　　reg[23:0] cnt; reg[5:0] disp_count

52、;</p><p>　　parameter IDLE=8'b00000000;</p><p>　　parameter CLEAR=8'b00000001;//清屏</p><p>　　parameter SETCGRAM=8'b00000010;//設(shè)置CGRAM</p><p>　　paramet

53、er SETFUNCTION=8'b00000100;</p><p>　　//工作方式設(shè)置 1：8/1：4位數(shù)據(jù)接口；兩行/一行顯示；5×10/5×7點(diǎn)陣</p><p>　　parameter SWITCHMODE=8'b00001000;</p><p>　　//顯示狀態(tài)設(shè)置，顯示開/關(guān)；光標(biāo)開/關(guān)；閃爍開/關(guān)</

54、p><p>　　parameter SETMODE=8'b00010000;</p><p>　　//輸入方式設(shè)置，讀寫數(shù)據(jù)后ram地址增/減1；畫面動/不動</p><p>　　parameter RETURNCURSOR=8'b00100000;//歸home位</p><p>　　parameter SHIFT=8

55、'b01000000;</p><p>　　parameter WRITERAM=8'b10000000;//寫RAM</p><p>　　parameter cur_inc =1;</p><p>　　parameter cur_dec =0;</p><p>　　parameter cur_shift

56、 =1;</p><p>　　parameter cur_noshift =0;</p><p>　　parameter open_display =1;</p><p>　　parameter open_cur =0;</p><p>　　parameter blank_cur =0;</p><p>

57、;　　parameter shift_display=1;</p><p>　　parameter shift_cur =0;</p><p>　　parameter right_shift =1;</p><p>　　parameter left_shift =0;</p><p>　　parameter datawid

58、th8 =1;</p><p>　　parameter datawidth4 =0;</p><p>　　parameter twoline =1;</p><p>　　parameter oneline =0;</p><p>　　parameter font5x10 =1;</p><p>

59、;　　parameter font5x7 =0;</p><p>　　parameter data_in=" JUST DO IT! You are the best ";</p><p>　　/* 定義液晶上顯示的字符內(nèi)容，注意空格也算為字符，總共兩行32個(gè)字符;只需更改雙引號內(nèi)的字符即可實(shí)現(xiàn)顯示字符的改變 */</p><p>　　al

60、ways@(posedge clk)//由50MHz時(shí)鐘分頻得到2KHZ時(shí)鐘</p><p>　　beginif(cnt==23'h01)</p><p>　　begin cnt<=0;clk2KHz<=~clk2KHz;end</p><p>　　else cnt<=cnt+1;</p><p><

61、;b>　　end</b></p><p>　　assign lcd_e=clk2KHz;</p><p>　　always @ (posedge clk2KHz or negedge rst)</p><p>　　if(!rst) begin</p><p>　　state<=CLEAR;flag<=0;<

62、/p><p>　　data_in_buf<=data_in;disp_count<=6'b0;</p><p><b>　　end</b></p><p>　　else begin </p><p>　　case(state)</p><p>　　IDLE: beginsta

63、te<=IDLE; end</p><p>　　CLEAR:begin lcd_rs<=0;</p><p>　　lcd_rw<=0;data<=8'b0000_0001;</p><p>　　state<=SETCGRAM; end</p><p>　　SETCGRAM: begin</

64、p><p>　　lcd_rs<=0;lcd_rw<=0;data<=8'b10000000;</p><p>　　state<=SETFUNCTION;</p><p><b>　　end</b></p><p>　　SETFUNCTION: begin//工作方式設(shè)置</p>

65、;<p>　　lcd_rs<=0;lcd_rw<=0;data[7:5]<=3'b001;</p><p>　　data[4]<=datawidth8;data[3]<=twoline;</p><p>　　data[2]<=font5x10;data[1:0]<=2'b00;</p><p>

66、　　state<=SWITCHMODE;</p><p><b>　　end</b></p><p>　　SWITCHMODE: begin//顯示狀態(tài)設(shè)置</p><p>　　lcd_rs<=0;lcd_rw<=0;data[7:3]<=5'b00001;</p><p>　　da

67、ta[2]<=open_display;data[1]<=open_cur;</p><p>　　data[0]<=blank_cur;state<=SETMODE;</p><p><b>　　end</b></p><p>　　SETMODE: begin//輸入方式設(shè)置</p><p&g

68、t;　　lcd_rs<=0;lcd_rw<=0;data[7:2]<=6'b000001;</p><p>　　data[1]<=cur_inc;data[0]<=cur_noshift;</p><p>　　state<=WRITERAM;</p><p><b>　　end</b></p&g

69、t;<p>　　RETURNCURSOR: begin</p><p>　　lcd_rs<=0;lcd_rw<=0;data<=8'b00000010;</p><p>　　state<=WRITERAM;</p><p><b>　　end</b></p><p>　　SH

70、IFT: begin</p><p>　　lcd_rs<=1;lcd_rw<=0;</p><p>　　data<=data_in_buf[255:248];</p><p>　　data_in_buf <= (data_in_buf << 8);</p><p>　　disp_count <=

71、 disp_count + 1'b1;</p><p>　　state<=WRITERAM;</p><p><b>　　end</b></p><p>　　WRITERAM: begin</p><p>　　lcd_rs<=1;lcd_rw<=0;</p><p>　　

72、if(disp_count == 32) begin</p><p>　　disp_count <= 4'b0; </p><p>　　data_in_buf<=data_in;state <=CLEAR;</p><p><b>　　end</b></p><p>　　else if(dis

73、p_count==16)</p><p><b>　　begin</b></p><p>　　lcd_rs<=0;lcd_rw<=0;data<=8'b11000000;</p><p>　　state<=SHIFT; endelse begin</p><

74、p>　　data<=data_in_buf[255:248];</p><p>　　data_in_buf <= (data_in_buf << 8);</p><p>　　disp_count <= disp_count + 1'b1;</p><p>　　state <= WRITERAM; </p>

75、<p><b>　　end</b></p><p><b>　　end</b></p><p><b>　　endcase</b></p><p><b>　　end</b></p><p><b>　　endmodule</

76、b></p><p><b>　　系統(tǒng)仿真及調(diào)試</b></p><p>　　通過QuartusII軟件，我們進(jìn)行了仿真，其仿真波形如下圖：</p><p>　　圖6-1 波形仿真圖</p><p><b>　　圖6-2 狀態(tài)圖</b></p><p>　　圖6-3 用

77、RTL Viewers生成的對應(yīng)電路圖（部分）</p><p>　　根據(jù)上面所編寫的程序就可以進(jìn)行仿真，可以看到仿真的結(jié)果如圖6-1所示，界面上正確的顯示出了“JUST DO IT! You are the best ” 字樣.</p><p>　　由上面的仿真結(jié)果可知，本設(shè)計(jì)的程序設(shè)計(jì)是正確的，可以達(dá)到預(yù)期的效果，能夠用CPLD實(shí)現(xiàn)字符液晶顯示。</p><p>

78、<b>　　最小系統(tǒng)原理</b></p><p>　　本設(shè)計(jì)的電路實(shí)現(xiàn)是基于CPLD最小系統(tǒng)原理圖，再配以所需的外設(shè)。最小系統(tǒng)設(shè)計(jì)包含了時(shí)鐘產(chǎn)生電路模塊、程序下載配置電路模塊、電源電路模塊等，通過連線將各個(gè)模塊進(jìn)行連接成最小系統(tǒng)。由于本設(shè)計(jì)電路比較簡單，外設(shè)比較少。 </p><p>　　將外設(shè)與最小系統(tǒng)進(jìn)行合理正確連接，即可實(shí)現(xiàn)本設(shè)計(jì)的電路原理要求。（系統(tǒng)原理圖見附

79、錄）。</p><p><b>　　總結(jié)與體會</b></p><p>　　這次課程設(shè)計(jì)用了兩周時(shí)間，它使我們將課堂上的理論知識和實(shí)踐充分結(jié)合起來，還具有較強(qiáng)的實(shí)踐動手能力，從實(shí)踐中發(fā)現(xiàn)問題，為將來的實(shí)際工作打下基礎(chǔ)。在本次設(shè)計(jì)中，我們完成本系統(tǒng)設(shè)計(jì)的要求及功能。本次設(shè)計(jì)中資料的收集和整理十分重要，它考查我們對信息的提取能力，從而為提出設(shè)計(jì)方案做準(zhǔn)備。在設(shè)計(jì)開始前我們

80、對各個(gè)模塊進(jìn)行了詳細(xì)的分析和設(shè)計(jì)準(zhǔn)備工作，設(shè)計(jì)過程中，我們相互協(xié)調(diào)，積極參與完成各個(gè)技術(shù)實(shí)現(xiàn)的難點(diǎn)。通過本次設(shè)計(jì)，我們掌握了QuartusII軟件和Altium Designer軟件的使用，與此同時(shí)，我們還對電子設(shè)計(jì)的思路有了更多的認(rèn)識。通過對EDA設(shè)計(jì)中的TOP-DOWN設(shè)計(jì)方式的運(yùn)用，體會到了對于一個(gè)大型系統(tǒng)的設(shè)計(jì)方案選取應(yīng)從頂向下的設(shè)計(jì)思路，這與傳統(tǒng)的至底向上的設(shè)計(jì)方式有很大改進(jìn)，且設(shè)計(jì)效率得到大大提高。</p>&

81、lt;p>　　在這兩個(gè)星期中，我們的苦多于甜，但也學(xué)到很多的東西，不但鞏固了以前的理論知識也額外學(xué)到了很多課外的知識。通過這次設(shè)計(jì)我懂得了理論和實(shí)際相結(jié)合是非常重要的，光有理論或光有實(shí)踐都是行不通的，只有二者相輔相成才能把事情做好。</p><p><b>　　致謝</b></p><p>　　在黃勇老師的悉心指導(dǎo)下，我們小組同學(xué)努力思考、積極行動，完成本此課程

82、設(shè)計(jì)，此次設(shè)計(jì)讓我們受益匪淺。在此我要感謝電氣信息學(xué)院提供的這次課程設(shè)計(jì)機(jī)會，讓我們有鍛煉自己動手能力的機(jī)會，從實(shí)際操作中更深刻地理解和消化在課堂上所學(xué)習(xí)的理論知識，為我們熟悉我們的專業(yè)相關(guān)技術(shù)知識提供了平臺。</p><p>　　在此我要特別感謝黃老師，設(shè)計(jì)過程中只要我們遇到問題，就會去請教黃老師，他都會不厭其煩的為我們講解，正因?yàn)樵邳S老師負(fù)責(zé)的工作態(tài)度和嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)的指導(dǎo)下我們的設(shè)計(jì)才得以順利完成。這次課程

83、設(shè)計(jì)能取得成功，還要感謝我所在的實(shí)驗(yàn)室里的研究生師兄、師姐們?yōu)橹I(xiàn)言獻(xiàn)策，謝謝你們！</p><p><b>　　參考文獻(xiàn)</b></p><p>　　[1] 謝自美. 電子線路設(shè)計(jì)（第二版）[M]. 華中科技大學(xué)出版社. 2000</p><p>　　[2] 盧毅編著.VHDL與數(shù)字電路設(shè)計(jì)[M].北京.科技大學(xué)出版.2001</p&g

84、t;<p>　　[3] 侯佰亨，顧新編著.VHDL硬件描述語言與實(shí)際應(yīng)用[M].西安.西安電子科社.2000</p><p>　　[4] 康華光 陳大欽. 電子技術(shù)基礎(chǔ)模擬部分（第四版）[M]. 高等教育出版社.1987</p><p>　　[5]（美）J.Bhasker . Verilog HDL 硬件描述語言[M] . 機(jī)械工業(yè)出版社.2000</p>&l

85、t;p>　　[6] 潘松 黃繼業(yè). EDA技術(shù)與VHDL[M]. 清華大學(xué)出版社. 2002 </p><p>　　[7] 劉韜 樓興華.FPGA數(shù)字電子設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航[M]. 人民郵電出版社. 2004 </p><p>　　[8] 周立功. EDA實(shí)驗(yàn)與實(shí)踐[M]. 北京航空航天出版社. 2006 </p><p>　　[９] 潘松,黃繼業(yè).EDA技術(shù)

86、實(shí)用教程[ M ].北京:科學(xué)出版社, 2002.</p><p>　　[10] 楊君,王景存.基于VerilogHDL的流水線的設(shè)計(jì)方法及應(yīng)用[J].武漢科技大學(xué)學(xué)報(bào)(自然科學(xué)版) ,2002, 25 (4) : 394—396.</p><p>　　[11]王金明.數(shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL(第四版)[M].電子工業(yè)出版社</p><p><b&