經(jīng)典verilog代碼標(biāo)準(zhǔn)

上傳人：奔*** IP屬地：河北更新時(shí)間：2024-03-02 格式：doc 頁(yè)數(shù)：16 大?。?11.50KB 人氣指數(shù)：12 舉報(bào) 版權(quán)申訴

已閱讀1頁(yè)，還剩15頁(yè)未讀，繼續(xù)免費(fèi)閱讀

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、　　一、工程建立規(guī)范：　　1、工程的組成：　　一個(gè)頂層文件夾　　頂層文件夾下，至少包括以下四個(gè)子文件夾　　project文件夾：存放ISE工

2、程文件，包括ise、bit、mac等文件　　source文件夾：存放verilog源文件　　explain文件件：存放注釋說(shuō)明文檔　　test文件夾：存放測(cè)試程序代碼，可進(jìn)一步分為軟件調(diào)試程序、硬件調(diào)試程序　　工程的命令：</p

3、>　　定層文件夾命令為top_xxx，xxx為工程的識(shí)別名稱　　頂層文件夾的子文件夾分別命名為：project、source、explain、test　　RTL CODE 規(guī)范　　1.標(biāo)準(zhǔn)的文件頭　　在每一

4、個(gè)版塊的開(kāi)頭一定要使用統(tǒng)一的文件頭，其中包括作者名，模塊名，創(chuàng)建日期，概要，更改記錄，版權(quán)等必要信息。　　統(tǒng)一使用以下的文件頭：　　// **************************************************************　　// COPYRIGHT(c)2005, His

6、 : the top module_name of this ip, usually, is same　　// as the small ip classified name just as UTOPIA　　// File name : file_name of the file just as “t

7、x_fifo.v”　　// Module name : module_name of this file just as “TX_FIFO”　　// Full name : complete Emglish nme of this abbreviated　　//

8、　　// Author : Athor/ID 　　// Email : Author’s email　　// Data : 　　// Version : V 1.0 <p

9、>　　// 　　//Abstract :　　// Called by : Father Module　　// 　　// Modification history&

10、lt;/p>　　// ------------------------------------------------------------------------------------------------------　　// //　　// $Log$</b

11、>　　//　　// *********************************************************************　　2. 標(biāo)準(zhǔn)的module 格式 (module 整體結(jié)構(gòu))　　對(duì)于

12、模塊的書(shū)寫采用統(tǒng)一的格式便于項(xiàng)目?jī)?nèi)部成員的理解和維護(hù)，我們用批處理建立了一個(gè)MODULE模塊，其內(nèi)容解釋如下：　　端口定義按照輸入，輸出，雙向的順序：　　模塊名、模塊例化名統(tǒng)一，例化名前加大寫U_以區(qū)分（多次例化另加標(biāo)識(shí) ），三者關(guān)系：　　文件名：xxx .v (小寫)<

13、p>　　模塊名：Xxx （首字母大寫）　　例化名：U1_xxx (首字母大寫)　　IP 內(nèi)部所有的模塊名都要加IP名或者IP名簡(jiǎn)稱作前綴，如USB_CTRL、USB_TX_FIFO。　　// *****************************　　/

14、/ DEFINE MODULE PORT //　　// ******************************　　//　　// module MODULE_NAME (　　// INPUT</b&

15、gt;　　input_port_1,　　…　　input_port_m, 　　// OUTPUT　　output_port_1,&

16、lt;p>　　…　　output_port_m, 　　);　　// *****************************　　// DEFINE PARAMETER //</p

17、>　　// ******************************　　parameter…　　// ******************************　　// DEFINE INPUT　　// *****************

18、*************　　input rst_n ; // reset, active low .　　input clk_* ; // clock signal , 50M .　　input [n:0] a_din ; // **

19、***　　input [k:0] b_din ; // *****　　// ******************************　　// DEFINE OUTPUT //　　// ******************************&

20、lt;/p>　　output [m:0] a_dout ; // *****　　output [i:0] b_dout ; // *****　　// ******************************　　// OUTPUT ATRRIBU

21、TE //　　// ******************************　　// REGS　　reg [m:0] a_dout ; // *****　　//WIRES

22、;　　wire [i:0] b_dout ; // *****　　// ******************************　　// INSTSNCE MODULE //　　// *****************************

23、*　　MODULE_NAME_A U_MODULE_NAME_A(　　.A (A ),　　.B (B ),　　.C (C ),　　); …

24、　　// ******************************　　//MAIN CODE //　　// ******************************　　… …<

25、;p>　　… …　　… …　　// ****************************** //　　Endmodule　　3.

26、一致的排版　　A. 一致的縮排　　統(tǒng)一的縮排取4個(gè)空格寬度　　輸入輸出信號(hào)的寬度定義與關(guān)鍵字之間，信號(hào)名與寬度之間要用空格分開(kāi)；所有寬度定義對(duì)所有信號(hào)名對(duì)齊，代碼風(fēng)格統(tǒng)一如下：　　input [3:0]

27、input_a ; // *****　　input input_b ; // *****　　…　　output [128:0] output_a ;　　output [15:0] outp

28、ut_b ;　　output output_c ;　　一致的 begin end 書(shū)寫方式　　always 中，一定要用begin end 區(qū)分，格式和代碼風(fēng)格統(tǒng)一如下：　　always @ (postedge clk or negedge rst_n）

29、　　begin　　if (rst_n==1’b0)　　syn_rst<= ‘DLY 1’b0;　　else　　begin</

30、b>　　if (a==b)　　syn_rst<= ‘DLY 1’b1;　　else　　syn_rst<= ‘DLY 1’b0;<b

31、>　　end　　end　　if else 中僅有一個(gè)語(yǔ)句行時(shí)，不要使用begin end; 如果有多個(gè)語(yǔ)句行時(shí)，begin end和if （）或else （）空四個(gè)格。　　格式如下：<

32、;p>　　if (…)　　…　　else if (…)　　else 　　***************************************

33、*****************************　　if (…)　　…　　else if (…)　　begin<p&

34、gt;　　…　　…(　　end　　else　　4. 一致的信號(hào)命名風(fēng)格　　簡(jiǎn)潔

35、，清晰，有效是基本的信號(hào)命名規(guī)則，詳見(jiàn)命名規(guī)范。　　端口、信號(hào)、變量名的所有字母小寫：函數(shù)名、宏定義、參數(shù)定義用大寫　　使用簡(jiǎn)稱、縮略詞（加上列表）　　基于含義命名（避免以數(shù)字命名的簡(jiǎn)單做法），含義可分段（最多分三段），每一小段之間加下劃線”_”,如tx_data_val;命名長(zhǎng)度一般限制在20個(gè)字符以內(nèi)。<

36、;/p>　　低電平有效信號(hào)，加后綴”_n”,如 rst_n　　無(wú)條件寄存的寄存信號(hào)在原信號(hào)上加ff1、ff2… 如原信號(hào) data_in, 寄存一拍data_in_ff1,寄存兩拍data_in_ff2　　不能用 ”reg”,作為最后的后綴名，因?yàn)榫C合工具會(huì)給寄存器自動(dòng)加上_reg, 如果命名里就用_reg作為后綴名則擾亂了網(wǎng)

37、表的可讀性。　　5.統(tǒng)一的表達(dá)式書(shū)寫　　A. 括號(hào)的使用　　如果一個(gè)表達(dá)式的分組情況不是很明顯時(shí)，加上括號(hào)有助于理解。　　例如下面的代碼加上括號(hào)就清晰很多。　　if （&a==1’b1

38、&&!flag==1’b1 || b==1’b1） //　　改為：　　if （（&a==1’b1）&&（!flag==1’b1）||（ b==1’b1）） //　　適當(dāng)?shù)氖褂每崭?l

39、t;/b>　　一般表達(dá)式在運(yùn)算符的兩側(cè)要各留出一個(gè)空格，但定義比較長(zhǎng)的表達(dá)式，去掉預(yù)先級(jí)高的運(yùn)算符前的空格，使其與運(yùn)算對(duì)象緊連在一起，可以更清晰的顯示表達(dá)式結(jié)構(gòu)。　　還是上面的例子：　　if （（&a==1’b1）&&（!flag==1’b1）|

40、|（ b==1’b1）） //　　改為：　　if （（&a == 1’b1）&&（!flag == 1’b1）||（ b == 1’b1）） //　　”<=”, ”==”前后都要加空格。&

41、lt;b>　　賦值要指明比特寬度　　賦值或者條件判斷時(shí)要注明比特寬度，注意表達(dá)式的位寬匹配。如：　　reg [4:0] signal_a;　　錯(cuò)誤： 1 signal_a <= 5;　　if(signal_a == 5)</p&

42、gt;　　signal_a <= signal_b[3:0]+4;　　正確： 1 signal_a <= 5d5　　if(signal_a == 5d5)　　signal_a <= {1’b0, signal_b[3:0]+5d4<p&g

43、t;　　因?yàn)楣ぞ吣J(rèn)是32位寬，如果不注明位寬，工具檢查會(huì)報(bào)warning,而且這樣增加了設(shè)計(jì)的嚴(yán)謹(jǐn)性。　　6.統(tǒng)一的語(yǔ)句書(shū)寫――條件判斷結(jié)構(gòu)書(shū)寫方式　　A. 條件的完整性　　If else搭配使用，對(duì)于缺省的條件要寫”else；”；

44、　　If elsed 條件判別式要全面，比如if（a == 1’b0）;　　Case中的缺省條件要寫”default”；　　B.”if else”結(jié)構(gòu)：適用于復(fù)雜條件判斷的語(yǔ)句　　但對(duì)于復(fù)雜的條件判斷，使用？：如果不仔細(xì)分析條件的每一條路徑，就讓讀代碼搞不清它是到底要做什么。例如：<

45、;p>　　C = (!Ic&&!rc)?0(Ic?rc:Ic) // (?:)　　改為：　　always @(Ic or rc) // if else<

46、p>　　begin 　　if ((Ic==0)&&(rc==0))　　c = 0;　　else if (Ic==1)　　c = rc;&

47、lt;/p>　　else　　c = Ic;　　end　　即使是簡(jiǎn)單的條件判斷，我們也必須使用IF-ELSE，當(dāng)涉及復(fù)雜的條件判斷，使用IF-ELSE結(jié)構(gòu)以獲得清晰的結(jié)構(gòu)便于

48、理解和維護(hù)。因此必須使用IF-ELSE。　　C.”IF ELSE”結(jié)構(gòu)VS”CASE”結(jié)構(gòu)　　IF ELSE結(jié)構(gòu)綜合的結(jié)構(gòu)可能是與或非門構(gòu)成的，也可能是一組多路選擇器，而case結(jié)構(gòu)綜合結(jié)果一般會(huì)是多路選擇器，但對(duì)于可以優(yōu)化的case綜合工具會(huì)綜合出更簡(jiǎn)單的結(jié)構(gòu)。　　所有對(duì)于可以寫出平行結(jié)構(gòu)的條件，優(yōu)先寫成cas

49、e結(jié)構(gòu)，例如地址譯碼等，條件之間有重復(fù)和嵌套的情況則是寫成if else結(jié)構(gòu)。　　D. Finite State Machine　　不允許有模糊不清的狀態(tài)機(jī)模式，所有的狀態(tài)機(jī)必須清晰明了。　　我們要求將狀態(tài)機(jī)的時(shí)序部分和組合邏輯部分分開(kāi)。　　例如：<

50、;/b>　　module state4 (　　clock　　reset　　out　　);&l

51、t;/b>　　input reset 　　input clock;　　output [1:0] out;　　parameter [1:0] stateA=2’b00;　　paramete

52、r [1:0] stateB=2’b01;　　parameter [1:0] stateC=2’b10;　　parameter [1:0] stateD=2’b11;　　reg [1:0] state;　　reg [1:0] nextstat

53、e;　　reg [1:0] out;　　always @ (posedge clock)　　begin 　　if (reset ＝＝1，0’b0)　　state <= sta

54、teA;　　else　　state <= nextstate;　　end　　always @ (state)　　begin <

55、;/b>　　case (state)　　stateA: begin　　nextstate = stateB;　　end　　stateB: begin<p&g

56、t;　　nextstate = stateC;　　end　　stateC: begin　　nextstate = stateD;　　end　　stateD

57、: begin　　nextstate = stateA;　　end　　endcase　　end　　always@(p

58、ostdge clock or negedge reset)　　begin 　　if (reset＝＝1’b0)　　out <= 2’b0;　　else begin　　if (state

59、==…)　　out <= …;　　else　　out <= …;　　end<p

60、>　　end　　endmodule 　　7. 統(tǒng)一格式的always程序塊的書(shū)寫　　A. always 中的變量的賦值方式――阻塞與非阻塞賦值　　當(dāng)進(jìn)行時(shí)序邏輯建模時(shí)，always塊中使用非阻塞賦值――NON_BL

61、OCKING;　　參加如下代碼:　　always @(posedge clk or negedge rst_n)　　begin 　　if (rst_n == 1’b0;&l

62、t;p>　　myreg <= 1’b0;　　else　　myreg <= ‘DLY1’b1;　　end　　always塊中使用的NON_BLOCKING賦值時(shí)在”<=”前要

63、加上＃‘DLY，如上例；　　當(dāng)使用always語(yǔ)句進(jìn)行組合邏輯建模時(shí)，always塊中使用阻塞賦值――BLOCKING；　　參見(jiàn)如下代碼：　　always @（addr）　　begin</p

64、>　　case (addr)　　2’b00 : cs0_n=1’b0;　　2’b01 : cs0_n=1’b1;　　2’b10 : cs0_n=1’b0;　　2’b11 : cs0_n=1’b1;　　d

65、efault: cs0_n=1’b1;　　endcase　　end　　如果要使用always語(yǔ)句同時(shí)進(jìn)行時(shí)序與組合邏輯建模時(shí)，一定使用非阻塞賦值；例如：　　//組合邏輯與時(shí)序邏輯在同一個(gè)alway

66、s塊中　　always@(posedge clk or negedge reset_n)　　begin　　if(reset_n==1’b0)　　out<=1’b0;

67、else　　begin　　case(count)　　2’b00 : out<= `DLY in_a;　　2’b01 : out<= `DLY in_b;　　2’

68、b10 : out<= `DLY in_c;　　2’b11 : out<= `DLY in_c;　　default: out<= `DLY in_a;　　end　　end<

69、/p>　　B．a(chǎn)lways中變量賦值的唯一性　　組合always塊一定要注意敏感量列表中的觸發(fā)項(xiàng)完整且不冗余；如果不是這樣，綜合的電路會(huì)與實(shí)際設(shè)計(jì)不符合，會(huì)報(bào)warning；　　不要再多個(gè)always模塊中對(duì)同一個(gè)reg型變量進(jìn)行賦值；　　更不能再同一個(gè)always中隨一個(gè)變量雙重賦值

70、；　　例如：　　always@(posedge clk or posedge reset_n)　　begin　　if(reset_n==1’b0)　　ou

71、t<=1’b0;　　else　　out<= `DLY1’b1; //out 1 0　　out<= `DLY1’b0;　　end

72、　　推薦不要在一個(gè)always塊里給多個(gè)變量賦值。如果將一組條件相同的變量寫在一個(gè)always塊中更有利于可讀性的提高和功能的實(shí)現(xiàn)時(shí)候，可有例外情況，但請(qǐng)盡量多加注釋，以增加可讀性，并注意在組合always塊中不要出現(xiàn)LATCH（不如對(duì)狀態(tài)機(jī)的組合always塊及它對(duì)條件相似的多個(gè)變量賦值）；　　C．a(chǎn)lways中復(fù)位的書(shū)寫　　復(fù)位的

73、條件表達(dá)式及命名要和always敏感列表中的描述相統(tǒng)一，并且一定要使用異步復(fù)位。所有的復(fù)位必須低有效。　　例如：　　//　　always@(posedge clk ot negedge rst_n) //<p

74、>　　begin　　if(rst_n==1’b0)　　…　　else　　…

75、;　　end　　D．a(chǎn)lways的注釋　　要在每一個(gè)always塊之前加一段注釋，增加可讀性和便于調(diào)試。　　//cm carry count which …　　always@(posedge clk_xc or negedge rs

76、t_n)　　begin　　if(rst_n==1’b0)　　cm_carry_cnt<=1’b0;　　else　　cm_carry_cnt<=

77、#`DLY1’b1;　　end　　8．合理的注釋　　代碼中應(yīng)采用英文作詳細(xì)的注釋，注釋量應(yīng)達(dá)到代碼總量的50％以上。　　指示應(yīng)該與代碼一致，修改程序的時(shí)候一定要修改相應(yīng)的注釋；

78、　　注釋不應(yīng)重復(fù)代碼已經(jīng)表明的內(nèi)容，而是簡(jiǎn)介的點(diǎn)明程序的突出特征；　　注釋應(yīng)該整個(gè)一個(gè)程序的線索和關(guān)鍵詞，它連接整個(gè)程序中分散的信息并它幫助理解程序中不能表明的部分。　　9．重用化設(shè)計(jì)　　層次結(jié)構(gòu)與模塊劃分</

79、p>　　層次設(shè)計(jì)的原理以簡(jiǎn)單為主――盡量避免不必要的層次；層次結(jié)構(gòu)設(shè)計(jì)得好，在綜合中就不需要太多的優(yōu)化過(guò)程；　　模塊的劃分根據(jù)層次設(shè)計(jì)來(lái)決定――模塊化對(duì)于布線有很大幫助，模塊化的設(shè)計(jì)中要盡量減少全局信號(hào)的使用；　　通用的部分盡量提取出來(lái)作為一個(gè)共用模塊，同時(shí)為了適應(yīng)需求的更改也應(yīng)提供用戶定制模塊入庫(kù)的方式。

80、　　參數(shù)傳遞　　需要傳遞參數(shù)的模塊，在多次例化的時(shí)候統(tǒng)一都傳遞參數(shù)，不要例化同一個(gè)模塊，有的傳參數(shù)，有的不傳。　　模塊劃分的技巧：　　將不同的時(shí)鐘域分離開(kāi)來(lái)；　　按照不同的設(shè)

81、計(jì)目標(biāo)劃分成塊，分塊式應(yīng)在數(shù)據(jù)流方向上切分；　　在同一模塊中實(shí)現(xiàn)邏輯資源和算術(shù)資源的共享。　　二．關(guān)于REVIEW　　1．Review目的　　發(fā)現(xiàn)缺陷　　降低成本</b

82、>　　提高質(zhì)量　　2．流程　　完成第一個(gè)字模塊時(shí)，請(qǐng)?zhí)峤辉撃K代碼，進(jìn)行規(guī)范檢查評(píng)審。　　Coding 期間每?jī)尚瞧?提交依次代碼和review報(bào)告。<p&g

83、t;　　Review報(bào)告主要包括內(nèi)容：　　Review工作時(shí)，review的代碼模塊　　參與人　　發(fā)現(xiàn)的缺陷和解決情況。　　Review建議：　　制定re

84、view計(jì)劃；（2）每次review代碼不超過(guò)500行。　　ANNEX　　CODE STYLE TEMPLATE　　This a template of verilog code file, including file header and the main body o

87、t;　　// IP Name : the top module_name of this ip, usually, is same as　　the small ip classified name just as UTOPIA　　// File name : file_name of this file ju

88、st as tx_fifo.v　　// Module name : module_name of this file just as TX_FIFO　　// Full name : complete English name of the abbreviated module_name<

89、p>　　// Author : Author　　// Email : Author’s email　　// Data : 2005/07/20　　// Version : current versi

90、on, just this: v1.0, must same as the CVS version　　//　　// Abstract : 　　//　　// Called

91、 by : Father module just as TX_PROC　　//　　// Modification history　　// -------------------------------------------------------

92、---------------------　　// Version Data(yyyy/mm/dd) name　　// Description　　//　　// $Log$</

93、p>　　//　　//*************************************************************　　//*******************　　//DEFINE(s)<p

94、>　　//*******************　　//`define UDLY 1 //Unit delay, for non-blocking assignments in sequential logic　　//*******************　　//DEFINE MODULE PORT&

95、lt;/p>　　//*******************　　module MODULE_NAME(　　//INPUT　　rest_n ,　　clk_* ,</p&g

96、t;　　a_din ,　　b_din ,　　//OUTPUT　　a_dout ,　　b_dout&

97、lt;p>　　);　　//*******************　　//DEFINE PARAMETER　　//*******************　　//Parameter(s)

98、//*******************　　//DEFINE INPUT　　//*******************　　input rst_n ; //reset, active low .　　input

99、 clk_* ; //clock signal, 50M .　　input [n:0] a_din ; //*****　　input [k:0] b_din ; //*****　　//*******************

100、　　//DEFINE OUTPUT　　//*******************　　output [m:0] a_dout ; //*****　　output [i:0] b_dout ; //*****

101、;　　//********************　　//OUTPUT ATTRIBUTE　　//********************　　//REGS　　reg [m:0] a_dout

102、; //*****　　//WIRES　　wire [i:0] b_dout ; //*****　　//*********************　　//INNER SIGNAL DECLARATION&

103、lt;/p>　　//*********************　　//REGS　　reg [3:0] counter ; //*****　　//WIRES&

104、lt;p>　　wire [7:0] temp1 ; //*****　　//*********************　　//INSTANTCE MODULE　　//*********************　　//***********

105、***************************************************　　//instance of module MODULE_NAME_A filename:module_name_a.v　　//**************************************************************

106、　　MODULE_NAME_A U_MUDULE_NAME_A(　　.A (A ),　　.B (B ),　　.C (C

107、 )　　);　　//*********************　　//MAIN CORE　　//*********************　　//Sequential logic s

108、tyle　　always@(posedge clk_* or negedge rest_n)　　begin : SEQ_BLOCK_NAME　　if (rst_n==1’b0)　　counter<=4’b0;

109、;　　else　　begin　　if (expression)　　counter <= #`DLY siginal_b;　　else;<p&

110、gt;　　end　　end // SEQ_BLOCK_NAME　　//Combinational logic style　　always@(signal_a or signal_b)　　begin:COM_BLOCK-NAME<

111、/p>　　case (expression)　　item1 :begin　　signal_c=*****;　　end　　item2 : //statement;<p

112、>　　default ://statement;　　endcase　　end // COM_BLOCK_NAME　　//*********************　　endmodule&

115、 IP Name : the top module_name of this ip, usually, is same as　　the small ip classified name just as UTOPIA　　// File name : macro.v　　//

116、 Module name : 　　// Full name : complete English name of the abbreviated module_name　　// Author : Author　　// Email

117、 : Author’s email　　// Data : 2005/07/20　　// Version : current version, just this: v1.0, must same as the CVS version

118、//　　// Abstract : 　　//　　// Called by : Father module .　　//</p

119、>　　// Modification history　　// ----------------------------------------------------------------------------　　// Version Data(yyyy/mm/dd) name

120、　　// Description　　//　　// $Log$　　//　　//*******************************

121、******************************　　//*******************　　//DEFINE(s)　　//*******************　　`define UDLY 1 //Unit delay,

眾賞文庫(kù)> 全部分類> 畢業(yè)設(shè)計(jì)

溫馨提示

1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

經(jīng)典verilog代碼標(biāo)準(zhǔn)

文檔簡(jiǎn)介

溫馨提示

最新文檔

評(píng)論

經(jīng)典verilog代碼標(biāo)準(zhǔn)

文檔簡(jiǎn)介

溫馨提示

最新文檔

評(píng)論

免費(fèi)下載