基于pci總線的電力在線監(jiān)測系統(tǒng)

1、<p>　　基于PCI總線的電力在線監(jiān)測系統(tǒng)</p><p>　　摘要：電力系統(tǒng)在線監(jiān)測系統(tǒng)是電力系統(tǒng)穩(wěn)定控制、繼電保護動作、事故分析等控制措施的基本環(huán)節(jié)。本文主要介紹了一套基于PCI總線的電力在線監(jiān)測系統(tǒng)，著重在基于PCI總線的通信接口方面做了細致的描述。根據(jù)監(jiān)測系統(tǒng)的設(shè)計原理，作者給出了監(jiān)測系統(tǒng)的工作流程圖，在文章的最后，作者總結(jié)了整個監(jiān)測系統(tǒng)的性能以及優(yōu)缺點。 </p><p&

2、gt;　　關(guān)鍵詞：在線監(jiān)測；數(shù)據(jù)采集；PCI接口；混合編程 </p><p>　　中圖分類號： F407 文獻標識碼： A </p><p><b>　　1引言 </b></p><p>　　在日益龐大、自動化程度越來越來高的電力系統(tǒng)中，電力系統(tǒng)故障也呈現(xiàn)出多樣化和復(fù)雜化的特點。對電力系統(tǒng)進行在線監(jiān)測、快速識別故障、實時處理和錄波已成為保證電力

3、系統(tǒng)安全穩(wěn)定運行的重要環(huán)節(jié)。這就對電力系統(tǒng)中的監(jiān)測系統(tǒng)在精度、實時性和可靠性等方面提出了嚴格的要求。基于此要求，筆者設(shè)計了一套基于PCI總線、16位分辨率的高速、高精度電力監(jiān)測系統(tǒng)。 </p><p>　　在系統(tǒng)設(shè)計的硬件方面，筆者選用具有16位精度的AD976作為模數(shù)轉(zhuǎn)換芯片，其最大轉(zhuǎn)換速率為100kb/s。緩存器選用雙口RAM IDT7133。采集系統(tǒng)的邏輯控制和計算由DSP TMS320VC33-120完成

4、。PCI接口功能由Altera公司提供的PCITARGET接口宏核邏輯pci_t32實現(xiàn)。在軟件設(shè)計方面，上位機采用的是C語言；下位機采用了C語言和匯編語言混合編程的方式；PCI接口的驅(qū)動程序由WinDriver實現(xiàn)。 </p><p>　　針對在線監(jiān)測系統(tǒng)的工作要求，作者對系統(tǒng)的工作流程進行了相應(yīng)的設(shè)計。 </p><p>　　電力在線監(jiān)測系統(tǒng)的結(jié)構(gòu)： </p><p

5、>　　2.1 硬件部分——數(shù)據(jù)采集 </p><p>　　采集系統(tǒng)的整體結(jié)構(gòu)如圖1所示，本數(shù)據(jù)采集系統(tǒng)包含三個部分，分別是：模擬輸入、數(shù)據(jù)采集、以及基于PCI接口的數(shù)據(jù)傳輸。 </p><p><b>　　模擬輸入 </b></p><p>　　模擬輸入部分由模擬開關(guān)、低通濾波器、采樣保持器、多路開關(guān)和運算放大器組成。在模擬信號進入AD轉(zhuǎn)

6、換通道前對信號進行預(yù)處理，確保輸入信號不超過AD轉(zhuǎn)換器的輸入范圍。 </p><p>　　圖1.采集系統(tǒng)原理圖 </p><p>　　（2）數(shù)據(jù)采集部分 </p><p>　　數(shù)據(jù)采集部分由AD轉(zhuǎn)換器、微處理器、雙口RAM和狀態(tài)寄存器構(gòu)成。來自電力系統(tǒng)的模擬輸入信號，經(jīng)過采樣保持器、多路開關(guān)和程控運算放大器后成為符合AD轉(zhuǎn)換芯片AD976動態(tài)變化范圍的模擬信號，并輸

7、入AD976。AD976的輸入范圍為-5~+5V。 </p><p>　　AD轉(zhuǎn)換部分的邏輯控制和故障判斷由高速微處理器TMS320VC33完成。選用高速DSP作為下位機的微處理器是充分考慮如到故障判斷時，對一些暫態(tài)分量和高頻分量計算的需要，如傅立葉變換、數(shù)字濾波等等。DSP具有強大的數(shù)字信號處理能力，提高了故障判斷的快速性和準確性，而且16位的DSP與16位的AD、16位的雙口RAM配合，可以對采樣集數(shù)據(jù)進行整

8、體的搬移，也提高了系統(tǒng)的工作效率。 </p><p>　　用雙口RAM作為數(shù)據(jù)緩存器，可以實現(xiàn)DSP和上位機同時對緩存器的讀寫操作，提高通信速率。本系統(tǒng)選用容量大小為4k×16bit的雙口RAM IDT7133作為數(shù)據(jù)緩存器。采樣的數(shù)據(jù)放入雙口RAM，由DSP計數(shù)，雙口RAM半滿后DSP向上位機發(fā)送中斷信號。 </p><p>　　狀態(tài)寄存器存放的是DSP的工作方式控制字，由上位

9、機寫入。通過狀態(tài)寄存器，可以實現(xiàn)上位機對DSP工作方式的控制。 </p><p>　　（3）PCI接口部分 </p><p>　　PCI總線是高速同步總線，具有32bit的總線寬度，最大的傳輸速率為132Mbit/s。PCI總線接口相對其它總線接口來說是比較復(fù)雜的，它不僅有著嚴格的同步時序要求，而且為了實現(xiàn)即插即用和自動配置，PCI接口還必須有許多配置寄存器。目前市場上有一些專用的PCI接

10、口芯片，如S5933、PLX9054等等，但使用S5933需要外部擴展FPGA來進行IO接口處理，占用面積較大。而使用含有PCI MegaCore的FPGA芯片可以根據(jù)設(shè)計的要求自行設(shè)計接口功能，不僅降低了成本、提高了電路板的集成度，而且，通過在頂層的測試口，可以大幅度提高接口邏輯的調(diào)試速度。 </p><p>　　pci_t32是Altera公司提供的最簡單的32位PCITARGET接口宏核邏輯，支持33MHz

11、和66MHz的PCI時鐘，其外圍接線簡單實用，在PCI總線一側(cè)，各信號線符合PCI規(guī)范2.2版，系統(tǒng)上電后，通過PCI配置寄存器，雙口RAM被映射到上位機的寄存器空間或I/O空間，上位機通過寄存器操作或I/O操作可以對雙口RAM進行訪問；在擴展總線一側(cè)：l_adi[31:0]為地址、數(shù)據(jù)的輸入端；l_dato[31:0]、l_adro[31:0]分別為數(shù)據(jù)和地址的輸出端；l_beno[3:0] 為字節(jié)使能端；l_cmdo[3:0]為命令

12、輸出端；lt_rdyn為目標設(shè)備準備好信號線，與 雙口RAM的BUSY相連，避免上位機與下位機對雙口RAM的同一地址單元進行操作；lt_irqn為目標設(shè)備的中斷請求線，由DSP控制，lt_irqn有效時，上位機執(zhí)行雙口RAM的猝發(fā)讀操作；lt_tsr[11:0]與目標設(shè)備的狀態(tài)寄存器相連由上位機控制，通過lt_tsr[11:0]上位機將控制字寫入狀態(tài)寄存器，從而實現(xiàn)對DSP工作模式的定義。PCI接口的結(jié)構(gòu)如圖2所示。 </p>

13、;<p>　　圖2.PCI接口結(jié)構(gòu)圖 </p><p>　　PCI規(guī)范中定義了Memory和I/O兩種讀寫操作模式，而Memory讀寫又分單周期讀寫模式和猝發(fā)讀寫模式。在作者設(shè)計數(shù)據(jù)采集系統(tǒng)中，采用的是Memory的猝發(fā)讀模式，所謂猝發(fā)讀模式，即在給出首地址后，主設(shè)備連續(xù)讀取多個數(shù)據(jù)，而從設(shè)備能對自動地址加1。pci_t32的猝發(fā)Memory讀操作時序如圖3所示。 </p><p

14、>　　圖3. 猝發(fā)讀操作時序圖 </p><p>　　PCI主設(shè)備在第3個clk給出讀目標地址ad[31:0]和Memory讀命令cben[3:0]=0x0110，在pci_t32的第4個clk向用戶給出讀目標地址l_adro[31:0] 和Memory讀命令l_cmdo[3:0]=0x0110。用戶設(shè)備要對1_cmdo[3:0]譯碼，來判斷是何種操作，對l_adro[31:0]譯碼來選擇目標地址。lt_i

15、rqn由DSP控制，可以作為目標設(shè)備的輸出使能端，lt_irqn第4個clk為低電平時，pci目標設(shè)備必須將目標地址的數(shù)據(jù)D0放到1_adi[31:0]，這樣在第5個clk的上升沿pci_t 32可以采樣到數(shù)據(jù)D0，在第6個clk的上升沿pci主設(shè)備可以得到數(shù)據(jù)D0。由于是猝發(fā)傳輸，加法器將控制地址單元加1，依次傳輸完其他數(shù)據(jù)，在第14個clk的上升沿，上位機通過lt_tsr[11:0]將控制字寫入目標狀態(tài)寄存器。 </p>

16、<p>　　軟件部分——開發(fā)平臺 </p><p>　　軟件設(shè)計主要包含三部分，DSP的軟件設(shè)計，PC機的軟件設(shè)計和PCI接口的驅(qū)動程序設(shè)計。 </p><p>　　在DSP的軟件設(shè)計中，若用C語言進行開發(fā)，程序的可讀性較強，但是由C編譯器形成的匯編語言不一定能合理利用DSP的片內(nèi)資源；若用匯編語言進行開發(fā)，片內(nèi)資源的利用率較高，但程序的可讀性較差。為了充分利用DSP芯片的內(nèi)

17、部資源，更好的發(fā)揮C語言的可讀性，作者采用混合編程的方式進行軟件設(shè)計。 </p><p>　　在PC機側(cè)，由于涉及到對硬件的操作，故而選用對硬件有較強控制能力的C語言進行開發(fā)。 </p><p>　　驅(qū)動程序的設(shè)計是針對PCI接口的，配置空間包含了初始化PCI設(shè)備所必需的信息，首先要需要遍歷整個硬件樹結(jié)構(gòu)來尋找指定的PCI設(shè)備。對于每一個設(shè)備，比較其廠商號(Vendor ID)和設(shè)備編號(

18、Device ID)，如果與設(shè)計的PCI卡的信息匹配，則讀取它的配置空間信息。驅(qū)動程序設(shè)備初始化完成后，通過資源管理器就可以查詢PCI板卡在PC機中所分配的地址，從而可實現(xiàn)對狀態(tài)寄存器和雙口RAM的讀寫操作。 </p><p><b>　　監(jiān)測系統(tǒng)工作流程 </b></p><p>　　采集系統(tǒng)的采樣頻率、采樣通道數(shù)均由狀態(tài)寄存器中工作方式字控制。這里不妨設(shè)一個周期內(nèi)

19、的采樣點數(shù)為N。 </p><p>　　監(jiān)測系統(tǒng)的工作流程如圖4所示。在圖中，BLOCK0為一個桶形存儲單元，循環(huán)存故障前的數(shù)據(jù)。BLOCK0的容量為N，偏移地址為0~N-1，每采樣一個新點，地址指針自動加1，當指針為N時，指針歸0。 </p><p>　　BLOCK1的容量也為N，存放故障后一個周期的數(shù)據(jù)。 </p><p>　　上位機在收到DSP的中斷命令后，讀

20、取雙口RAM中的數(shù)據(jù)。根據(jù)故障信息，上位機作出相應(yīng)的控制決策。 </p><p>　　圖4.系統(tǒng)工作流程圖 </p><p><b>　　4結(jié)束語 </b></p><p>　　用DSP實現(xiàn)的多路高速電力在線監(jiān)測系統(tǒng)是有多方面優(yōu)越性的，其高速數(shù)據(jù)采集完全可以響應(yīng)瞬態(tài)或暫態(tài)發(fā)生事件。監(jiān)測系統(tǒng)的傳輸總線采用PCI總線，提高了系統(tǒng)的通用性及可擴展性，

21、而且使整個系統(tǒng)具有高速、高可靠性等特點，能很好的滿足電力系統(tǒng)在線監(jiān)測方面的需要。但在系統(tǒng)的工作流程方面仍然存在一些缺陷。例如，如果系統(tǒng)處于錄波狀態(tài)時發(fā)生了電力系統(tǒng)故障，則此故障無法被識別，故而，對于發(fā)生時間相隔很短的兩次故障，監(jiān)測系統(tǒng)可能會丟失部分數(shù)據(jù)。在今后的研究中，可以考慮在DSP中嵌入多任務(wù)的實時操作系統(tǒng)解決此類問題。 </p><p><b>　　參考文獻： </b></p&g

22、t;<p>　　[1] 李貴山, 陳金鵬. PCI局部總線及其應(yīng)用[M]. 西安電子科技大學(xué)出版社. </p><p>　　Applications[M]. XiDian University Press. </p><p>　　[2] 高輝, 崔文進, 莫昕, 童陸圓. 新型電力系統(tǒng)通用控制器的研究與實現(xiàn)[J]. 電力系統(tǒng)自動化.2000, 25(7), 21-24. &l

23、t;/p><p>　　[3] 沙智明, 都育黔, 都玉山, 楊以涵. 電力系統(tǒng)實時相角測量高速數(shù)據(jù)采集卡設(shè)計[J]. 電力自動化設(shè)備.2005,25(5),70-72. </p><p>　　[4] 彭海蘭, 張翌暉, 蔣志龍. 基于PCI總線的高精度數(shù)據(jù)采集系統(tǒng)[J].電網(wǎng)技術(shù). 2004, 28(4), 69-72. </p><p>　　[5] 胡和平, 田宜波.

24、 基于FPGA的PCI接口設(shè)計[J]. 計算機工程. 2003, 29(8), 156-157. </p><p>　　[6] 劉海平, 朱仲英. 基于FPGA的PCI總線接口設(shè)計[J]. 微型電腦應(yīng)用. 2003, 19(9), 49-51. </p><p>　　[7] 和志強, 薛世建. 基于PCI總線的高速大容量數(shù)據(jù)采集卡[J]. 數(shù)據(jù)采集與處理. 2004, 19(4), 464