版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、德州學(xué)院物理系2008屆電子信息工程專業(yè)畢業(yè)論文1頻率與相位測量系統(tǒng)控制電路的VHDL設(shè)計韓元元(德州學(xué)院物理系山東德州253023)摘要本文利用VHDL語言對數(shù)據(jù)采集控制系統(tǒng)電路進(jìn)行了設(shè)計和硬件仿真,首先根據(jù)設(shè)計要求,通過對整個控制系統(tǒng)進(jìn)行分析,將整個系統(tǒng)劃分為五個子模塊:信號分頻模塊、控制信號產(chǎn)生模塊、時間檢測模塊、數(shù)據(jù)鎖存模塊和輸出選擇模塊并對各個模塊進(jìn)行了VHDL設(shè)計與波形仿真,最后完成總體系統(tǒng)的設(shè)計和波形仿真。通過對仿真波形圖
2、進(jìn)行分析,所設(shè)計的電路系統(tǒng)符合給定的設(shè)計要求。關(guān)鍵詞關(guān)鍵詞VHDL;CPLD;數(shù)據(jù)采集1引言在電子測量技術(shù)中,測頻測相是最基本的測量之一。頻率測量相對簡單,但相位測量則困難得多。相位測量最初是測量信號一個周期的參數(shù),精度在低頻時利用鎖相技術(shù)尚可,隨著大規(guī)??删幊踢壿嬈骷拈_發(fā)應(yīng)用,因其工作頻率高,采集速度快,具有現(xiàn)場可編程特性,外擴(kuò)的器件少等優(yōu)點(diǎn),人們在電子系統(tǒng)設(shè)計時,逐漸將過去硬件難以實(shí)現(xiàn)的部分交給了FPGA處理實(shí)現(xiàn)。本文采用FPGA
3、CPLD技術(shù),主要負(fù)責(zé)數(shù)據(jù)采集,具有高速而可靠的測控能力,具有比較強(qiáng)的數(shù)據(jù)處理能力,鍵盤輸入及顯示控制比較靈活,系統(tǒng)可擴(kuò)展性能比較好,整個系統(tǒng)性能價格比比較好。采用VHDL語言進(jìn)行軟件編程,利用MAXPLUSII軟件平臺進(jìn)行設(shè)計輸入、項目處理、項目校驗(yàn)及器件編程等。設(shè)計輸入可采用原理圖輸入、文本輸入、波形輸入或第三方EDA工具生成的設(shè)計網(wǎng)表文件等輸入方法;設(shè)計校驗(yàn)包括功能仿真、時序仿真和定時分析;器件編程是用經(jīng)過仿真確認(rèn)的配置文件配置C
4、PLD器件;在線校驗(yàn)是對編程后的CPLD器件加入實(shí)際的激勵信號進(jìn)行測試,檢查是否可完成預(yù)定功能;最后完成整個系統(tǒng)設(shè)計。德州學(xué)院系屆專業(yè)畢業(yè)論文德州學(xué)院物理系2008屆電子信息工程專業(yè)畢業(yè)論文32.2系統(tǒng)的設(shè)計方案頻率與相位測量系統(tǒng)控制電路的VHDL設(shè)計主要是設(shè)計數(shù)據(jù)采集控制電路,并由FPGA實(shí)現(xiàn),按照數(shù)據(jù)采集控制電路系統(tǒng)的功能,可分成信號分頻、控制信號產(chǎn)生、時間檢測、數(shù)據(jù)鎖存和輸出選擇5個模塊。FPGA數(shù)據(jù)采集電路系統(tǒng)組成原理圖如圖2.
5、2:CLKCLKFCLKFENABLDA[18..0]CLEARCLK1ENABLCLEARCLK2LOADCLEABDA[18..0]DATA1[18..0]LOADDATA2[18..0]CLEABRESELENABLDATA3[18..0]CLKFPGA數(shù)據(jù)采集電路的功能是實(shí)現(xiàn)將待測正弦信號的周期、相位差轉(zhuǎn)變?yōu)?9位的數(shù)字量。根據(jù)系統(tǒng)的總體設(shè)計方案,F(xiàn)PGA數(shù)據(jù)采集的輸入信號有:CLK—系統(tǒng)工作用時鐘信號輸入端;CLK1CLK2—
6、兩路被測信號輸入端;ENABL—單片機(jī)發(fā)出的傳送數(shù)據(jù)使能信號,在ENABL的上升沿,F(xiàn)PGA向單片機(jī)傳送數(shù)據(jù);RSEL—單片機(jī)發(fā)出的傳送數(shù)據(jù)類型信號,當(dāng)RSEL=0時,F(xiàn)PGA向單片機(jī)傳送被測信號頻率數(shù)據(jù),當(dāng)RSEL=1時,F(xiàn)PGA向單片機(jī)傳送被測信號相位差數(shù)據(jù)。FPGA數(shù)據(jù)采集電路的輸出信號有:DATA3[18..0]—FPGA到單片機(jī)的數(shù)據(jù)輸出口,由輸出控制信號EN和RSEL控制。其應(yīng)實(shí)現(xiàn)的功能就是負(fù)責(zé)對被測信號頻率數(shù)據(jù)的實(shí)時測量。
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- vhdl語言實(shí)例練習(xí) 鬧鐘系統(tǒng)控制電路
- 課程設(shè)計---溫度測量與控制電路
- 基于vhdl的自動售貨機(jī)控制電路設(shè)計
- 溫度測量與控制電路課程設(shè)計
- 小功率直流伺服系統(tǒng)控制電路-小功率直流伺服系統(tǒng)控制電路設(shè)計(任務(wù)書).doc
- 小功率直流伺服系統(tǒng)控制電路
- 汽車論文--淺談汽車空調(diào)系統(tǒng)控制電路
- 通用粉末衍射儀電子學(xué)系統(tǒng)控制電路的設(shè)計與實(shí)現(xiàn).pdf
- eda課程設(shè)計---溫度測量與控制電路設(shè)計
- 小功率直流伺服系統(tǒng)控制電路設(shè)計論文.doc
- 小功率直流伺服系統(tǒng)控制電路設(shè)計論文.doc
- 小功率直流伺服系統(tǒng)控制電路設(shè)計論文.doc
- 小功率直流伺服系統(tǒng)控制電路設(shè)計論文.doc
- 小功率直流伺服系統(tǒng)控制電路設(shè)計論文.doc
- 小功率直流伺服系統(tǒng)控制電路-目錄.doc
- 小功率直流伺服系統(tǒng)控制電路設(shè)計開題報告.doc
- 小功率直流伺服系統(tǒng)控制電路設(shè)計開題報告.doc
- 光伏電驅(qū)動冰蓄冷空調(diào)系統(tǒng)控制電路設(shè)計.pdf
- 小功率直流伺服系統(tǒng)控制電路設(shè)計開題報告.doc
- 用于檢測系統(tǒng)的控制電路設(shè)計
評論
0/150
提交評論