數(shù)字電子技術(shù)-06時序邏輯電路

1、2024/3/21,1,第6章 時序邏輯電路,6.3.3 寄存器的應(yīng)用實例,6.3.1 數(shù)碼寄存器,6.3.2 移位寄存器,6.2 時序邏輯電路的分析,6.3 寄存器,6.1 時序邏輯電路概述,2024/3/21,2,復(fù)習,觸發(fā)器按觸發(fā)方式分類？各自特點？觸發(fā)器按邏輯功能分類？各自功能表？,定義：時序邏輯電路在任何時刻的輸出不僅取決于該時刻的輸入，而且還取決于電路的原來狀態(tài)?！?電路構(gòu)成： 存儲電路（主要是觸

2、發(fā)器，必不可少） 組合邏輯電路（可選）。 時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。,第6章 時序邏輯電路,,時序邏輯電路的結(jié)構(gòu)框圖,2024/3/21,4,按各觸發(fā)器接受時鐘信號的不同分類：　　同步時序電路：各觸發(fā)器狀態(tài)的變化都在同一時鐘信號作用下同時發(fā)生。 異步時序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時鐘信號，也可能完全沒有公共的時鐘信號。,本章內(nèi)容提要：　　時序邏輯電路

3、基本概念、時序邏輯電路的一般分析方法；　　異步計數(shù)器、同步計數(shù)器、寄存器與移位寄存器的基本工作原理； 重點介紹幾種中規(guī)模集成器件及其應(yīng)用、介紹基于功能塊分析中規(guī)模時序邏輯電路的方法。,2024/3/21,5,6.2 時序電路的分析方法 分析時序電路的目的是確定已知電路的邏輯功能和工作特點。具體步驟如下：  (1) 寫相關(guān)方程式。 根據(jù)給定的邏輯電路圖寫出電路中各個觸發(fā)器的時鐘

4、方程、驅(qū)動方程和輸出方程。 ① 時鐘方程：時序電路中各個觸發(fā)器CP脈沖的邏輯關(guān)系。 ② 驅(qū)動方程：時序電路中各個觸發(fā)器的輸入信號之間的邏輯關(guān)系。  ③ 輸出方程：時序電路的輸出Z=f（A， Q），若無輸出時此方程可省略。 ,2024/3/21,6,(2) 求各個觸發(fā)器的狀態(tài)方程。 將時鐘方程和驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程式中，求出觸發(fā)器的狀態(tài)方程。 

5、 (3) 求出對應(yīng)狀態(tài)值。 ① 列狀態(tài)表：將電路輸入信號和觸發(fā)器現(xiàn)態(tài)的所有取值組合代入相應(yīng)的狀態(tài)方程，求得相應(yīng)觸發(fā)器的次態(tài)，列表得出。  ② 畫狀態(tài)圖（反映時序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出信號取值情況的幾何圖形）。  ③ 畫時序圖（反映輸入、 輸出信號及各觸發(fā)器狀態(tài)的取值在時間上對應(yīng)關(guān)系的波形圖）。  (4) 歸納上述分析結(jié)果， 確定時序電路的功能

6、。,2024/3/21,7,6.2.1 同步時序邏輯電路的分析舉例例 1 分析如圖5.1 所示的時序電路的邏輯功能。 解: (1) 寫相關(guān)方程式。 ① 時鐘方程 CP0=CP1=CP↓ ② 驅(qū)動方程 J0=1 K0=1 J1= K1=,圖6·1 時序電路,2024/3/21,8,③ 輸出方程Z=Q1Q0 (2) 求各個觸發(fā)器的狀態(tài)方程。

7、J K觸發(fā)器特性方程為 Qn+1=將對應(yīng)驅(qū)動方程分別代入特性方程， 進行化簡變換可得狀態(tài)方程：,2024/3/21,9,(3) 求出對應(yīng)狀態(tài)值。 ① 列狀態(tài)表： 列出電路輸入信號和觸發(fā)器原態(tài)的所有取值組合，代入相應(yīng)的狀態(tài)方程， 求得相應(yīng)的觸發(fā)器次態(tài)及輸出，列表得到狀態(tài)表5.1所示。  ② 畫狀態(tài)圖如圖5.2（a）所示，畫時序圖如圖5.2（b）所示。 ,

8、2024/3/21,10,圖6.2 時序電路對應(yīng)圖形 (a) 狀態(tài)圖； (b) 時序圖,2024/3/21,11,表6.1 狀態(tài)表,(4) 歸納上述分析結(jié)果， 確定該時序電路的邏輯功能。 從時鐘方程可知該電路是同步時序電路。 ,2024/3/21,12,從圖6.2（a）所示狀態(tài)圖可知：隨著CP脈沖的遞增, 不論從電路輸出的哪一個狀態(tài)開始，觸發(fā)器輸出Q1Q0的變化都會進入同一個循環(huán)過程， 而且

9、此循環(huán)過程中包括四個狀態(tài)，并且狀態(tài)之間是遞增變化的。  當 Q1Q0= 11時，輸出Z = 1；當Q1Q0取其他值時，輸出Z =0; 在Q1Q0變化一個循環(huán)過程中，Z = 1只出現(xiàn)一次，故Z為進位輸出信號。  綜上所述，此電路是帶進位輸出的同步四進制加法計數(shù)器電路。 ,2024/3/21,13,6.2.2 異步二進制加法計數(shù)器,必須滿足二進制加法原則：逢二進一（1+1=10，即Q由1→0時有進位

10、。）　　組成二進制加法計數(shù)器時，各觸發(fā)器應(yīng)當滿足：　　 ① 每輸入一個計數(shù)脈沖，觸發(fā)器應(yīng)當翻轉(zhuǎn)一次（即用T′觸發(fā)器）；　?、?當?shù)臀挥|發(fā)器由1變?yōu)?時，應(yīng)輸出一個進位信號加到相鄰高位觸發(fā)器的計數(shù)輸入端。,2024/3/21,14,圖6-3 3位異步二進制加法計數(shù)器,仿真,（1）JK觸發(fā)器構(gòu)成的3位異步二進制加法計數(shù)器（用CP脈沖下降沿觸發(fā)） ① 電路組成,② 工作原理,2024/3/21,15,③ 計數(shù)器的狀

11、態(tài)轉(zhuǎn)換表,表6-2 3位二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換表,2024/3/21,16,④ 時序圖,圖6-4 3位二進制加法計數(shù)器的時序圖,2024/3/21,17,⑤ 狀態(tài)轉(zhuǎn)換圖,圖6.5 3位二進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖,圓圈內(nèi)表示Q2Q1Q0的狀態(tài),用箭頭表示狀態(tài)轉(zhuǎn)換的方向,2024/3/21,18,⑥ 結(jié)論,如果計數(shù)器從000狀態(tài)開始計數(shù)，在第八個計數(shù)脈沖輸入后，計數(shù)器又重新回到000狀態(tài)，完成了一次計數(shù)循環(huán)。所以該計數(shù)器是八進制

12、加法計數(shù)器或稱為模8加法計數(shù)器。,如果計數(shù)脈沖CP的頻率為f0，那么Q0輸出波形的頻率為1/2f0，Q1輸出波形的頻率為1/4 f0，Q2輸出波形的頻率為1/8 f0。這說明計數(shù)器除具有計數(shù)功能外，還具有分頻的功能。,2024/3/21,19,異步二進制計數(shù)器的構(gòu)成方法可以歸納為：,① N位異步二進制計數(shù)器由N個計數(shù)型（T′）觸發(fā)器組成。,②若采用下降沿觸發(fā)的觸發(fā)器　　加法計數(shù)器的進位信號從Q端引出 　　減法計數(shù)器的借位信號從Q端

13、引出,若采用上升沿觸發(fā)的觸發(fā)器　　加法計數(shù)器的進位信號從Q端引出 　　減法計數(shù)器的借位信號從Q端引出,N位二進制計數(shù)器可以計2N個數(shù)，所以又可稱為2N進制計數(shù)器。,,,2024/3/21,20,異步二進制計數(shù)器的優(yōu)點：電路較為簡單。,缺點：進位（或借位）信號是逐級傳送的，工作頻率不能太高；,狀態(tài)逐級翻轉(zhuǎn)，存在中間過渡狀態(tài) 。,狀態(tài)從111→000的過程？,111→110 →100 → 000,2024/3/21,21,1. 寄存器通

14、常分為兩大類：,6.3 寄存器,數(shù)碼寄存器：存儲二進制數(shù)碼、運算結(jié)果或指令等信息的電路。　　移位寄存器：不但可存放數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。,2.　組成：觸發(fā)器和門電路。,一個觸發(fā)器能存放一位二進制數(shù)碼；　　N個觸發(fā)器可以存放N位二進制數(shù)碼。,2024/3/21,22,3.　寄存器應(yīng)用舉例：,(1) 運算中存貯數(shù)碼、運算結(jié)果?！　?2) 計算機的CPU由運算器、控制器、譯碼器、寄存器組

15、成，其中就有數(shù)據(jù)寄存器、指令寄存器、一般寄存器。,4. 寄存器與存儲器有何區(qū)別?,寄存器內(nèi)存放的數(shù)碼經(jīng)常變更，要求存取速度快，一般無法存放大量數(shù)據(jù)。（類似于賓館的貴重物品寄存、超級市場的存包處。）　　存儲器存放大量的數(shù)據(jù)，因此最重要的要求是存儲容量。（類似于倉庫）,2024/3/21,23,數(shù)碼寄存器具有接收、存放、輸出和清除數(shù)碼的功能。 在接收指令（在計算機中稱為寫指令）控制下，將數(shù)據(jù)送入寄存器存放；需要時可在輸

16、出指令（讀出指令）控制下，將數(shù)據(jù)由寄存器輸出。,6.3.1 數(shù)碼寄存器,圖6-6 單拍工作方式的數(shù)碼寄存器,1．由D觸發(fā)器構(gòu)成的數(shù)碼寄存器（1）電路組成,CP：接收脈沖（控制信號輸入端),輸出端,數(shù)碼輸入端,,,2024/3/21,24,（2）工作原理,當CP↑時，觸發(fā)器更新狀態(tài)， 　　　　　　　Q3Q2Q1Q0=D3D2D1D0，即接收輸入數(shù)碼并保存。,單拍工作方式：不需清除原有數(shù)據(jù)，只要CP↑一到達，新的數(shù)據(jù)就會

17、存入。,常用4D型觸發(fā)器74LS175、6D型觸發(fā)器74LS174、8D型觸發(fā)器74LS374或MSI器件等實現(xiàn)。,2024/3/21,25,2．由D型鎖存器構(gòu)成的數(shù)碼寄存器（1）鎖存器的工作原理,圖5-7 鎖存器,送數(shù)脈沖CP為鎖存控制信號輸入端，即使能信號（電平信號）。,工作過程： ①當CP=0時，Q =D，電路接收輸入數(shù)據(jù)； 即當使能信號到來（不鎖存數(shù)據(jù)）時，輸出端的信號隨輸入信號變化；,②當CP=1時，D

18、數(shù)據(jù)輸入不影響電路的狀態(tài)，電路鎖定原來的數(shù)據(jù)?！〖串斒鼓苄盘柦Y(jié)束后（鎖存），數(shù)據(jù)被鎖住，輸出狀態(tài)保持不變。,2024/3/21,26,（2）集成數(shù)碼鎖存器74LS373,圖6-8 8D型鎖存器74LS373(a) 外引腳圖 (b) 邏輯符號,,2024/3/21,27,表6-3 8D型鎖存器74LS373功能表,2024/3/21,28,6.3.2　移位寄存器,移位寄存器除了具有存儲數(shù)碼的功能外，還具有移位功能。

19、移位功能：寄存器中所存數(shù)據(jù)，可以在移位脈沖作用下逐位左移或右移。 在數(shù)字電路系統(tǒng)中，由于運算（如二進制的乘除法）的需要，常常要求實現(xiàn)移位功能。,2024/3/21,29,圖6-9 4位右移位寄存器,1．單向移位寄存器 單向移位寄存器，是指僅具有左移功能或右移功能的移位寄存器。 （1）右移位寄存器 ① 電路組成,串行輸入,同步時序邏輯電路,2024/3/21,30,② 工作過程（仿真運行圖

20、5-9電路。 ）,將數(shù)碼1101右移串行輸入給寄存器（串行輸入是指逐位依次輸入）。　　在接收數(shù)碼前，從輸入端輸入一個負脈沖把各觸發(fā)器置為0狀態(tài)（稱為清零）。,③ 狀態(tài)表,表6- 4　 4位右移位寄存器狀態(tài)表,2024/3/21,31,④ 時序圖,圖6-10 　4位右移位寄存器時序圖,,,并行輸出,串行輸出,2024/3/21,32,圖6-11 4位左移位寄存器,（2）左移位寄存器,串行輸入,異步清零,,2024/3/21,33

21、,② 工作過程（仿真運行圖5-11電路。 ）,將數(shù)碼1011左移串行輸入給寄存器。在接收數(shù)碼前清零。,③ 狀態(tài)表,表6-5　 4位左移位寄存器狀態(tài)表,2024/3/21,34,④ 時序圖。,圖6-12　4位左移位寄存器時序圖,,,并行輸出,串行輸出,,2024/3/21,35,2．集成雙向移位寄存器,在單向移位寄存器的基礎(chǔ)上，增加由門電路組成的控制電路實現(xiàn) 。　　74LS194為四位雙向移位寄存器。與74LS194的邏輯功能和外

22、引腳排列都兼容的芯片有CC40194、CC4022和74198等。,圖6-13 　 雙向移位寄存器74LS194（a）外引腳圖 （b）邏輯符號,2024/3/21,36,表6-6 74LS194功能表,結(jié)論：清零功能最優(yōu)先（異步方式）。計數(shù)、移位、并行輸入都需CP的↑到來（同步方式）,2024/3/21,37,工作方式控制端M1M0區(qū)分四種功能。,2024/3/21,38,6.3.3 寄存器的應(yīng)用實例,數(shù)據(jù)顯示鎖存器；　　序

23、列脈沖信號發(fā)生器；　　數(shù)碼的串／并與并／串轉(zhuǎn)換；　　構(gòu)成計數(shù)器……,圖6-14 2位數(shù)據(jù)顯示鎖存器,1．數(shù)據(jù)顯示鎖存器,在許多設(shè)備中常需要顯示計數(shù)器的計數(shù)值，計數(shù)值通常以8421BCD碼計數(shù)，并以七段數(shù)碼顯示器顯示?！　栴}：如果計數(shù)器的計數(shù)速度高，人眼則無法辨認顯示的字符?！　〈胧涸谟嫈?shù)器和譯碼器之間加入鎖存器，就可控制數(shù)據(jù)顯示的時間。,若鎖存信號C＝1時，計數(shù)器的輸出數(shù)據(jù)可通過鎖存器到達譯碼顯示電路；,若鎖存信號C＝0時

24、，數(shù)據(jù)被鎖存，譯碼顯示電路穩(wěn)定顯示鎖存的數(shù)據(jù)。,2024/3/21,39,2．序列脈沖信號發(fā)生器,序列脈沖信號是在同步脈沖的作用下，按一定周期循環(huán)產(chǎn)生的一組二進制信號?！　∪?11011101110…，每隔4位重復(fù)一次1110，稱為4位序列脈沖信號?！　⌒蛄忻}沖信號廣泛用于數(shù)字設(shè)備測試、通信和遙控中的識別信號或基準信號等。,圖6-15 8位序列脈沖信號產(chǎn)生電路,M1M0=01，為右移方式，Q3經(jīng)非門接DSR，同時Q3作為OU

25、T。,首先令CR＝0，輸出端全為零，則DSR為1；,CP↑，DSR數(shù)據(jù)右移，Q3的輸出依次為0000111100001111…。,電路產(chǎn)生的8位序列脈沖信號為00001111。,圖6-16 8位序列脈沖信號發(fā)生器輸出波形,2024/3/21,40,3. 順序脈沖發(fā)生器,(1) 順序正脈沖,2024/3/21,41,（2）順序負脈沖,2024/3/21,42,圖6.17 用74194構(gòu)成的扭環(huán)形計數(shù)器,（3）用74194構(gòu)成的扭環(huán)形

26、計數(shù)器,2024/3/21,43,作業(yè)題,P1606.16.46.5,,2024/3/21,44,6.4.2　同步非二進制計數(shù)器,6.4.1 二進制計數(shù)器,6.4 計數(shù)器,6.4.3　中規(guī)模集成計數(shù)器及應(yīng)用,2024/3/21,45,復(fù)習,時序邏輯電路的特點？寄存器分類？８位二進制數(shù)碼需幾個觸發(fā)器來存放？,計數(shù)器：用以統(tǒng)計輸入時鐘脈沖CP個數(shù)的電路?！　∮嫈?shù)器的分類：,6.4 計數(shù)器,1．按計數(shù)進制分 二進制計

27、數(shù)器：按二進制數(shù)運算規(guī)律進行計數(shù)的電路稱作二進制計數(shù)器。 十進制計數(shù)器：按十進制數(shù)運算規(guī)律進行計數(shù)的電路稱作十進制計數(shù)器。 任意進制計數(shù)器：二進制計數(shù)器和十進制計數(shù)器之外的其它進制計數(shù)器統(tǒng)稱為任意進制計數(shù)器。,二進制計數(shù)器是結(jié)構(gòu)最簡單的計數(shù)器，但應(yīng)用很廣。,2024/3/21,47,2．按數(shù)字的變化規(guī)律 加法計數(shù)器：隨著計數(shù)脈沖的輸入作遞增計數(shù)的電路稱作加法計數(shù)器。 減法計數(shù)器：隨著計數(shù)脈沖的輸入作遞減計

28、數(shù)的電路稱作減法計數(shù)器。 加/減計數(shù)器：在加/減控制信號作用下，可遞增計數(shù)，也可遞減計數(shù)的電路，稱作加/減計數(shù)器，又稱可逆計數(shù)器。 也有特殊情況，不作加/減，其狀態(tài)可在外觸發(fā)控制下循環(huán)進行特殊跳轉(zhuǎn)，狀態(tài)轉(zhuǎn)換圖中構(gòu)成封閉的計數(shù)環(huán)。,3．按計數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步分 異步計數(shù)器：計數(shù)脈沖只加到部分觸發(fā)器的時鐘脈沖輸入端上，而其它觸發(fā)器的觸發(fā)信號則由電路內(nèi)部提供，應(yīng)翻轉(zhuǎn)的觸發(fā)器狀態(tài)更新有先有后的計數(shù)器，稱作異步計數(shù)器

29、。　　同步計數(shù)器：計數(shù)脈沖同時加到所有觸發(fā)器的時鐘信號輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)的計數(shù)器，稱作同步計數(shù)器。,2024/3/21,48,6.4.1　二進制計數(shù)器,同步計數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時鐘脈沖同步。同步計數(shù)器的工作速度較快，工作頻率也較高。,1．同步二進制加法計數(shù)器,（1）設(shè)計思想：　?、?所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CP輸入，CP的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新?！　、?應(yīng)控制觸發(fā)器的輸入端，可將觸發(fā)

30、器接成T觸發(fā)器?！　‘?shù)臀徊幌蚋呶贿M位時，令高位觸發(fā)器的T＝0，觸發(fā)器狀態(tài)保持不變；　　當?shù)臀幌蚋呶贿M位時，令高位觸發(fā)器的T=1，觸發(fā)器翻轉(zhuǎn)，計數(shù)加1。,2024/3/21,49,圖6-15 4位同步二進制加法計數(shù)器,T0=J0=K0=1T1=J1=K1= Q0 T2=J2=K2= Q1Q0T3=J3=K3= Q2Q1Q0,電路如圖6.15所示,2024/3/21,50,表6-6 　4位二進制加

31、法計數(shù)器的狀態(tài)轉(zhuǎn)換表,T0=J0=K0=1T1=J1=K1= Q0 T2=J2=K2= Q1Q0T3=J3=K3= Q2Q1Q0,2024/3/21,51,圖6-16 4位同步二進制加法計數(shù)器的時序圖,2024/3/21,52,2．同步二進制減法計數(shù)器,同步二進制計數(shù)器電路如圖5.17所示。,圖6.17同步二進制計數(shù)器,2024/3/21,53,分析過程:  (1) 寫相關(guān)方程式。

32、 時鐘方程 CP0=CP1=CP2=CP↓ 驅(qū)動方程： J0=1 K0=1,2024/3/21,54,(2) 求各個觸發(fā)器的狀態(tài)方程。JK觸發(fā)器特性方程為 將對應(yīng)驅(qū)動方程式分別代入JK觸發(fā)器特性

33、方程式，進行化簡變換可得狀態(tài)方程：,2024/3/21,55,表6.7 同步計數(shù)器的狀態(tài)表,(3) 求出對應(yīng)狀態(tài)值。 列狀態(tài)表如表6.7所示。畫狀態(tài)圖如圖6.18（a）所示， 畫時序圖如圖5.18（b）所示。,2024/3/21,56,圖 6.18 同步計數(shù)器狀態(tài)圖(a) 狀態(tài)圖； (b) 時序圖,2024/3/21,57,(4） 歸納分析結(jié)果， 確定該時序電路的邏輯功能。從時鐘方程可知該電路是同步時序電路。從狀態(tài)圖可知隨

34、著CP脈沖的遞增, 觸發(fā)器輸出Q2Q1Q0值是遞減的, 且經(jīng)過八個CP脈沖完成一個循環(huán)過程。  綜上所述，此電路是同步三位二進制（或一位八進制）減法計數(shù)器。從圖5.18（b）所示時序圖可知：Q0端輸出矩形信號的周期是輸入CP信號的周期的兩倍，所以Q0端輸出信號的頻率是輸入CP信號頻率的1/2，對應(yīng)Q1端輸出信號的頻率是輸入CP信號頻率的1/4，因此N進制計數(shù)器同時也是一個N分頻器，謂分頻就是降低頻率， N分頻器輸出信號

35、頻率是其輸入信號頻率的N分之一。 ,2024/3/21,58,表6.8 同步二進制計數(shù)器的連接規(guī)律,(5). 同步二進制計數(shù)器的連接規(guī)律和特點 同步二進制計數(shù)器—般由JK觸發(fā)器和門電路構(gòu)成，有N個JK觸發(fā)器，就是N位同步二進制計數(shù)器。具體的連接規(guī)律如表5.8所示。,2024/3/21,59,6.4.2. 同步非二進制計數(shù)器 例 2分析圖6.19 所示同步非二進制計數(shù)器的邏輯功能。 

36、,圖6.19 同步非二進制計數(shù)器,2024/3/21,60,解 (1) 寫相關(guān)方程式。 ① 時鐘方程 CP0=CP1=CP2=CP↓,驅(qū)動方程,k0=1,,2024/3/21,61,(2) 求各個觸發(fā)器的狀態(tài)方程：,(3) 求出對應(yīng)狀態(tài)值。 ① 列狀態(tài)表。 列出電路輸入信號和觸發(fā)器原態(tài)的所有取值組合，代入相應(yīng)的狀態(tài)方程，求得相應(yīng)的觸發(fā)器次態(tài)及

37、輸出， 列表得到狀態(tài)表， 如表5.9所示。,2024/3/21,62,表6.9 狀態(tài)表,2024/3/21,63,圖6.20 同步計數(shù)器對應(yīng)圖形（a）狀態(tài)圖; （b） 時序圖,② 畫狀態(tài)圖如圖6.20（a）所示， 時序圖如圖6.20（b）所示。 ,2024/3/21,64,(4) 歸納分析結(jié)果， 確定該時序電路的邏輯功能。從時鐘方程可知該電路是同步時序電路。  從表6.9所示狀態(tài)表可知： 計數(shù)器輸出Q2Q1

38、Q0本應(yīng)有八種狀態(tài)000～111。但根據(jù)特性方程分析可知，隨著CP脈沖的遞增, 觸發(fā)器輸出Q2Q1Q0會進入一個有效循環(huán)過程，此循環(huán)過程包括了五個有效輸出狀態(tài)，其余三個輸出狀態(tài)為無效狀態(tài)，如圖5.17（a）狀態(tài)圖所示，所以要檢查該電路能否自啟動。,2024/3/21,65,檢查的方法是：不論電路從哪一個狀態(tài)開始工作，在CP脈沖作用下，觸發(fā)器輸出的狀態(tài)都會進入有效循環(huán)圈內(nèi)，此電路就能夠自啟動；反之，則此電路不能自啟動。 

39、 綜上所述，此電路是具有自啟動功能的同步五進制加法計數(shù)器。 ,2024/3/21,66,6.4.3 集成計數(shù)器介紹 集成計數(shù)器種類很多，有同步的，也有異步的。集成計數(shù)器功能比較完善，一般設(shè)有更多的附加功能，適用性強，使用也更方便。 1.異步集成計數(shù)器74290 二-五-十進制異步加法計數(shù)器74290的電路結(jié)構(gòu)如圖6.21所示。,2024/3/21,67,圖6.21 集成計數(shù)器74LS290邏

40、輯電路圖,2024/3/21,68,邏輯功能示意圖和引腳圖如圖6.22所示。  圖6.22 74290的邏輯功能示意圖和引腳圖,2024/3/21,69, 74LS290芯片的管腳排列如圖6.22所示。其中， S9(1)、S9(2)稱為置“9”端，R0(1)、R0(2)稱為置“0”端；CP0、 CP1端為計數(shù)時鐘輸入端，Q3Q2Q1Q0為輸出端， NC表示空腳。  74LS290

41、邏輯功能如表5.8所示。 置“9”功能：當S9 (1)=S9(2)=1時，不論其他輸入端狀態(tài)如何，計數(shù)器輸出Q3Q2Q1Q0= 1001，而(1001)2=(9)10，故又稱異步置數(shù)功能。 ,2024/3/21,70,表6.874LS290邏輯功能表,置“0”功能： 當S9(1)和S9(2)不全為1，并且R0(1)=R0(2)=1時， 不論其他輸入端狀態(tài)如何， 計數(shù)器輸出Q3Q2Q1Q0 = 0000，故又稱異步清

42、零功能或復(fù)位功能。計數(shù)功能：當S9(1)和S9(2)不全為1，并且R0(1)和R0(2)不全為1，輸入計數(shù)脈沖CP時， 計數(shù)器開始計數(shù)。 ,2024/3/21,71,2. 74290的應(yīng)用 74290通過輸入輸出端子的不同連接，可組成不同進制的計數(shù)器。圖6.23～圖6.25分別是用74290組成的二進制、五進制和十進制計數(shù)器（箭頭示出信號的輸入輸出端）。,2024/3/21,72,圖6.23 二進制計數(shù)器,202

43、4/3/21,73,圖6.24 五進制計數(shù)器,2024/3/21,74,圖6.25 8421BCD十進制計數(shù)器,2024/3/21,75,利用反饋復(fù)位使計數(shù)器清零從而跳過無效狀態(tài)構(gòu)成所需進制計數(shù)器的方法，稱為反饋復(fù)位法或反饋清零法。 當計數(shù)長度較長時，可將集成計數(shù)器級聯(lián)起來使用。,2024/3/21,76,圖6·26 直接器清零法74LS290構(gòu)成的六進制計數(shù)器,利用一片74LS290集成計數(shù)器芯片，構(gòu)

44、成十進制以內(nèi)其他進制，可以采用直接清零法，六進制計數(shù)器如圖6·26所示。,2024/3/21,77,構(gòu)成計數(shù)器的進制數(shù)與需要使用的芯片片數(shù)相適應(yīng)。例如，用74LS290芯片構(gòu)成二十四進制計數(shù)器，N=24，就需要兩片74LS290； 先將每塊74290-均連接成8421嗎十進制計數(shù)器，將低位的芯片輸出端和高位芯片輸入端。相連，采用直接清零法實現(xiàn)二十四進制技術(shù)。需要注意的是其中的與門的輸出要同時送到每塊芯

45、片的置“0”端R0(1)， R0(2)實現(xiàn)電路如圖5·27所示,2024/3/21,78,圖6.27 8421 BCD碼二十四進制計數(shù)器,2024/3/21,79,3.同步集成計數(shù)器74161 集成芯片74161是同步的可預(yù)置4位二進制加法計數(shù)器。圖6.26分別是它的邏輯電路圖和引腳圖。,（1）. 74LS161的邏輯功能,圖6.28 74LS161的外引線圖,,,,狀態(tài)輸出,圖6.27 74LS161的

46、邏輯符號,并行輸入,CP輸入,2024/3/21,81,表6-10 74LS161的功能表,CP上升沿有效,異步清0功能最優(yōu)先,同步并行置數(shù),CO= Q3 Q2 Q1 Q0 CTT,2024/3/21,82,（2）. 任意（N）進制計數(shù)器 以集成同步計數(shù)器74LS161為例，可采用不同方法構(gòu)成任意（N）進制計數(shù)器。 1）直接清零法 直接清零法是利用芯片的復(fù)位端

47、和與非門，將N所對應(yīng)的輸出二進制代碼中等于“1”的輸出端，通過與非門反饋到集成芯片的復(fù)位端 ，使輸出回零。,2024/3/21,83,例如, 用74LS161芯片構(gòu)成十進制計數(shù)器，令 = CTP=CTT=“1”，因為N=10，其對應(yīng)的二進制代碼為1010，將輸出端Q3和Q1通過與非門接至74LS161的復(fù)位端 ，電路如圖6.29所示， 實現(xiàn)N值反饋清零法。 ,圖6.29 直接清零法構(gòu)成十

48、進制計數(shù)器（a） 構(gòu)成電路; （b） 計數(shù)過程（即狀態(tài)圖）,2024/3/21,84,當 =“0”時，計數(shù)器輸出復(fù)位清零。因 =,故由“0”變“1”時，計數(shù)器開始加法計數(shù)。當?shù)?0個CP脈沖輸入時， Q3Q2Q1Q0=1010，與非門的輸出為“0”，即 =“0”，使計數(shù)器復(fù)位清零，與非門的輸出變?yōu)椤?”，即 =“1”時，計數(shù)器又開始重新計數(shù)。

49、 2） 預(yù)置數(shù)法 而預(yù)置數(shù)法利用的是芯片的預(yù)置控制端 和預(yù)置輸入端D3D2D1D0，因 是同步預(yù)置數(shù)端，所以只能采用N-1值反饋法。  ,2024/3/21,85,圖6.30 預(yù)置數(shù)法構(gòu)成七進制計數(shù)器（同步預(yù)置） （a） 構(gòu)成電路; （b） 計數(shù)過程（即狀態(tài)圖）,例如, 圖6.30（a）所示的七進制計數(shù)器,2024/3/21,86,3） 進位輸出置最小

50、數(shù)法 進位輸出置最小數(shù)法是利用芯片的預(yù)置控制端 和進位輸出端CO，將CO端輸出經(jīng)非門送到 端，令預(yù)置輸入端D3D2D1D0輸入最小數(shù)M對應(yīng)的二進制數(shù)，最小數(shù)M=24-N。  例如, 九進制計數(shù)器N=9，對應(yīng)的最小數(shù)M=24-9=7，(7)10=(0111)2，相應(yīng)的預(yù)置輸入端D3D2D1D0=0111，并且令 =CTP=CTT=“1”，電路如圖6.31（a

51、）所示，對應(yīng)狀態(tài)圖如圖6.31（b）所示，從0111~1111共九個有效狀態(tài)。 ,2024/3/21,87,圖6.31進位輸出置最小數(shù)法構(gòu)成九進制計數(shù)器（同步預(yù)置） （a） 構(gòu)成電路; （b） 計數(shù)過程（即狀態(tài)圖）,2024/3/21,88,十進制計數(shù)器的計數(shù)狀態(tài)順序表,復(fù)習： 幾種方法設(shè)計電路舉例（以十進制計數(shù)器為例）,,,2024/3/21,89,圖6-32 74LS161構(gòu)成十進制計數(shù)器,改變

52、D3 D2 D1 D0的狀態(tài)，可以實現(xiàn)其它進制計數(shù)。,令D3 D2 D1 D0＝0110,利用進位輸出CO取狀態(tài)1111,實現(xiàn)十進制計數(shù) （0110到1111）,2024/3/21,90,圖6-33　用74LS161構(gòu)成從0開始計數(shù)的十進制計數(shù)器,改變與非門的輸入信號， 可以實現(xiàn)其它進制計數(shù)。,令D3 D2 D1 D0＝0000,利用與非門拾取狀態(tài)1001,可實現(xiàn)從0開始計數(shù)的十進制計數(shù) （0000到1001）,2024/3/21,91

53、,用74LS161構(gòu)成從0開始計數(shù)的十進制計數(shù)器,改變與非門的輸入信號 ，可以實現(xiàn)其它進制計數(shù)。,利用與非門拾取狀態(tài)1010,實現(xiàn)十進制計數(shù) （0000到1001）,2024/3/21,92,4） 級聯(lián)法 一片74LS161可構(gòu)成從二進制到十六進制之間任意進制的計數(shù)器。利用兩片74LS161，就可構(gòu)成從二進制到二百五十六進制之間任意進制的計數(shù)器。依次類推，可根據(jù)計數(shù)需要選取芯片數(shù)量。 當計

54、數(shù)器容量需要采用兩塊或更多的同步集成計數(shù)器芯片時， 可以采用級聯(lián)方法: 將低位芯片的進位輸出端CO端和高位芯片的計數(shù)控制端CTT或CTP直接連接，外部計數(shù)脈沖同時從每片芯片的CP端輸入， 再根據(jù)要求選取上述三種實現(xiàn)任意進制的方法之一，完成對應(yīng)電路。 ,2024/3/21,93,例：用兩片CT74LS161級聯(lián)成16×16進制同步加法計數(shù)器,,低位片,高位片,在計到1111以前，CO1＝0，高位片保持原狀態(tài)不變,在計到11

55、11時，CO1＝1，高位片在下一個CP加一,② 再用脈沖反饋法,2024/3/21,94,例2：用74LS161芯片構(gòu)成二十四進制計數(shù)器，因N=24 (大于十六進制)，故需要兩片74LS161。每塊芯片的計數(shù)時鐘輸入端CP端均接同一個CP信號，利用芯片的計數(shù)控制端CTP、CTT和進位輸出端CO，采用直接清零法實現(xiàn)二十四進制計數(shù)，即將低位芯片的CO與高位芯片的CTP相連, 將24÷16=1……8, 把商作為高位輸出, 余數(shù)作為低

56、位輸出，對應(yīng)產(chǎn)生的清零信號同時送到每塊芯片的復(fù)位端 ，從而完成二十四進制計數(shù)。 對應(yīng)電路如圖6.33所示。 ,2024/3/21,95,圖6.33 用74LS161芯片構(gòu)成二十四進制計數(shù)器,2024/3/21,96,例3：用兩片74LS161級聯(lián)成五十進制計數(shù)器,0010,0011,實現(xiàn)從0000 0000到0011 0001的50進制計數(shù)器,十進制數(shù)50對應(yīng)的二進制數(shù)為0011 0010,2024/3/21,9

57、7,例4．組成數(shù)字鐘計數(shù)顯示電路,通常數(shù)字鐘需要一個精確的時鐘信號，一般采用石英晶體振蕩器產(chǎn)生，經(jīng)分頻后得到周期為1秒的脈沖信號CP。,圖6-41 數(shù)字鐘“秒”計數(shù)、譯碼、顯示電路,個位十進制×十位六進制＝六十進制加法計數(shù)器,進位信號,BCD-七段顯示譯碼器7448，輸出為高電平有效 。,選共陰型數(shù)碼管BS201。,2024/3/21,98,6.5 同步時序邏輯電路的設(shè)計目的與要求：

58、 1. 掌握同步時序電路的設(shè)計方法(用SSI觸發(fā)器，16進制以內(nèi)) 2. 通過舉例、做練習掌握方法。重點與難點： 1. 同步時序電路的狀態(tài)設(shè)定、狀態(tài)化簡、狀態(tài)分配 2. 同步時序電路設(shè)計中驅(qū)動方程的求解 3. 能否自啟動的判斷,2024/3/21,99,課程內(nèi)容,,,,,2024/3/21,100,課程內(nèi)容,,,,,2024/3/21,101,課

59、程內(nèi)容,,,,,2024/3/21,102,課程內(nèi)容,,,,,2024/3/21,103,課程內(nèi)容,,,,,2024/3/21,104,課程內(nèi)容,,,,,2024/3/21,105,課程內(nèi)容,,,,,動畫,2024/3/21,106,課程內(nèi)容,,,,,2024/3/21,107,課程內(nèi)容,,,,,2024/3/21,108,課程內(nèi)容,,,,,動畫,2024/3/21,109,課程內(nèi)容,,,,,2024/3/21,110,作業(yè)題,1、5.

60、122、5.133、5.14,2024/3/21,111,6.6 時序邏輯電路設(shè)計舉例,2024/3/21,112,,同步時序電路的設(shè)計步驟,時序邏輯問題,,狀態(tài)圖或狀態(tài)表,狀態(tài)編碼,,,,驅(qū)動方程輸出方程,邏輯電路圖,,選定器件類型,,自啟動檢查,,,邏輯抽象,2024/3/21,113,例1：設(shè)計一個同步四進制（模4）可逆計數(shù)器,解：設(shè)X為加法/減法計數(shù)器的選擇控制端，模4需2個觸發(fā)器，選JK觸發(fā)器。根據(jù)題意的狀態(tài)圖為

61、：,,,,S0,S1,S2,S3,X/,0/,0/,0/,0/,1/,1/,1/,1/,2024/3/21,114,J0=K0=1,2024/3/21,115,2024/3/21,116,例2：自動投幣售貨機控制電路的設(shè)計,設(shè)計要求：（1）設(shè)計一個自動投幣售貨機的控制電路，它的投幣口每次只能投入一枚五角或一元的硬幣。（2）售貨機在投入一元五角硬幣后自動給出一杯飲料；投入二元硬幣后，在給出飲料的同時找回一枚五角的硬幣。,2024/3/

62、21,117,根據(jù)題意的要求，可得到邏輯框圖如下： 圖中Y，X分別表示1元和五角硬幣的輸入，S表示貨物送出的信號，P表示找回的零錢。,2024/3/21,118,設(shè)計步驟：（1）邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖。 設(shè)投幣信號Y 、 X 為輸入邏輯變量，投入時為1，未投入時為0。 設(shè)給出飲料和找錢為兩個輸出變量（S、P)，給出飲料時S=1，找回一枚五角硬幣時P=1。注意

63、：設(shè)傳感器產(chǎn)生的投幣信號在電路轉(zhuǎn)入新狀態(tài)的同時也隨之消失。,2024/3/21,119,設(shè)投幣前電路的初始狀態(tài)為S0。 在S0態(tài)時，投入五角硬幣后轉(zhuǎn)到S1態(tài)。 若投入一元硬幣后轉(zhuǎn)到S2態(tài)。 在S1態(tài)時，再投入五角的硬幣后轉(zhuǎn)到S2態(tài)。 若投入一元硬幣后轉(zhuǎn)到S0態(tài)。 同時輸出飲料（S=1）

64、，但不找錢（P=0）。 在S2態(tài)時，再投入五角的硬幣后轉(zhuǎn)到S0態(tài)。 同時輸出飲料（S=1），但不找錢（P=0）。 若投入一元硬幣后轉(zhuǎn)到S0態(tài)。 同時輸出飲料（S=1），但找回五角（P=1）。,2024/3/21,120,S0,S1,S2,YX/SP,00/00,01/00,00/00,10/10,01/00,00/00,10/00,01/

65、10,10/11,（2）狀態(tài)分配 因為電路的狀態(tài)數(shù)為3，選觸發(fā)器的個數(shù)為2。設(shè)觸發(fā)器的狀態(tài)用Q1 、Q0表示， 取Q1 Q0=00、01、10分別作為S0、S1、S2的編碼，則可得狀態(tài)轉(zhuǎn)換真值表。,2024/3/21,121,Q1Q0,00,01,10,YX/SP,00/00,01/00,00/00,10/10,01/00,00/00,10/00,01/10,10/11,2024/3/21,122,,,,,,Q1

66、 Q2,Y X,,,S P,0 0,0 0,0 0,0 0,0 0,0 0,0 0,0 0,0 0,0 0,0 1,1 0,,1 1,0 1,0 1,0 1,0 1,0 1,0 1,0 1,1 0,1 0,1 0,1 0,,,,,,,,,,,,1 0,,1 1,1 1

67、,1 1,1 1,1 1,,,,1 0,1 0,1 0,1 0,1 0,1 1,S1,1 1,1 1,1 1,1 0,0 1,S0,S2,0 1,× ×,× ×,× ×,× ×,× ×,× ×,× 

68、5;,0 0,0 0,0 0,0 0,× ×,× ×,× ×,0 0,0 0,0 0,0 0,1 0,× ×,× ×,× ×,× ×,,,,2024/3/21,123,（3）根據(jù)狀態(tài)轉(zhuǎn)換表，經(jīng)卡諾圖化簡，得到的狀態(tài)方程和輸出S和P

69、的最簡表達式。,,,S=Q1X+Q1Y+Q0Y,P=Q1Y,,,,2024/3/21,124,在數(shù)字系統(tǒng)中經(jīng)常需要一些特殊的串行周期性信號，在每個循環(huán)周期中，數(shù)碼 1 和 0 按一定的順序排列，稱為序列信號。序列信號可以用來作為數(shù)字系統(tǒng)的同步信號，也可作為地址碼、偽隨機碼等，它有著廣泛的用途。產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。序列信號發(fā)生器通?？梢杂靡莆患拇嫫鳟a(chǎn)生，也可以由計數(shù)器和變量譯碼器組合而成。,2024/3/21,125,例